por Moore é mais seguro então mealy?

[peleda]

# 2

 

[linkfox]

[Quote = FVM] Número quatro. [/Quote] se a entrada é amostrado no posedge, ea condição de transição é "in / out", shoud ser # 4 alguém pode explicar por que # 2?

 

[soloktanjung]

oi, estou confuso com a saída. eu acho que deve ser o número 4, porque a saída em depender da RCL posedge + estado atual. relação

 

[milligator]

agradecer a todos os u quanto eu sei mealy é posto para fora pode mudar com a mudança de entrada asynchronus (x) eu acho que se ligar a saída para um registo do n º 4 está correta else # 2 está correta. antes que o relógio 5 que estão em estado C. e = 1 = 0 no relógio 5 a entrada = 1 e as mudanças de estado para D e vemos na = 1. e em D, porque a entrada é de 1 em alterações 1. dentro de relógio 5 e 6, as alterações de entrada para 0 e, depois, para fora = 0; antes que o relógio 11 que estão em estado de C. e = 1 = 0 no relógio 11 o entrada = 1 e o estado muda para D e vemos entrada é 1, e em D, porque a entrada é de 1 em alterações 1. no relógio 12 a entrada é 1 e, em seguida, o estado muda para B e out = 0; então # 2 é correto eu não sei o que fazer: cry:?!!!

 

[kvingle]

Estado Supondo que (a) é o estado de reset [color = darkred] relógio --------- x ---- estado seguinte - de saída (após relógio para fora atrasar) [/color] 1 posedge 0 a 0 estágio 2 posedge uma fase b 0 3 posedge uma fase b 0 0 4rthposedge fase c 0 5 posedge uma fase d 0 6 0 posedge fase c 0 7 0 posedge um estágio 0 8 posedge uma fase b 0 9 0 posedge fase c 0 10 1 posedge fase d 0 11 posedge uma fase b 1 º 4 Assim é a resposta.

 

[milligator]

[Quote = kvingle] Assumindo estado (a) é o estado de reset [color = darkred] relógio --------- x ---- estado seguinte - de saída (após relógio para fora atrasar) [/color] 1 posedge estágio 0 a 0 2 posedge uma fase b 0 3 posedge uma fase b 0 0 4rthposedge fase c 0 5 posedge uma fase d 0 6 0 posedge fase c 0 7 0 posedge um estágio 0 8 posedge uma fase b 0 9 0 posedge fase c 0 10 posedge uma fase d 0 11 posedge um estágio c 1 º 4 Assim é a resposta. [/quote] Eu tenho desenhou algo errado. estado D com 1/1 vai para o estado B. desculpe. mas nada muda; alguma coisa não está clara sor mim. Acho que sem Glitches # 4. N º 2 está com falhas. estou certo?:?: ver w.seas.upenn.edu ww / ese201/abel/abelMealy.html ~ se não usar Glitches então será como Moore.

 

[kvingle]

Amigo ..... por que você está introduzindo falhas por conta própria .. : | Eles deram-lhe a entrada W / F. e isso é livre de falhas .... na medida em que o contexto desta questão é ans # 4 ......... .... Período. : D

 

[madhavisai]

Moore é menos propenso erro de saída bcoz depende apenas do estado atual para que ele falha é livre

 

[milligator]

[Quote = kvingle] amigo ..... por que você está introduzindo falhas por conta própria .. : | Eles deram-lhe a entrada W / F. e isso é livre de falhas .... na medida em que o contexto desta questão é ans # 4 ......... .... Período. : D [/quote] agradecer U friend.if eu vejo isso no meu exame eu vou responder como U saied, mas eu peço u que algo está errado comigo. o que acontece com posto para fora se desativar o relógio? Como eu entendo a saída não poderá mudar em diagramas mealy até a borda relógio de pulso, eu sabia que a resposta é # 4. mas alguém me disse "porque é mealy asynchronus a colocar para fora pode mudar sempre que as alterações de entrada" quando eu verifiquei que eu vi # 2 é correct.i acho que ele me fez confundir

 

[ramz]

Moore é falha livre ... onde meelay como é sensível a falhas