PLL Problema [pls hlp-me]

Olá Fred
Sobre o PLL:

- PLL frequência é de cerca de 3.5GHz
-
Estou usando ADF4156 da Analog Devices (fracionário)
- Estou usando o AD820 como Op-Amp filtro de malha
- Fornecimento voltagens utilizadas para op-ampères são
24 V e GND
- Minha referência frequência é de cerca de 3.2MHz (depois dividindo por R)
- A saída de freqüência PLL é como eu esperava, então parece que PLL fechaduras; detectar fechadura digital, mas a produção é baixa!
-
Estou usando 5 V para a VP de ADF4156

O QUE DEVO FAZER?

 
Eu aviso desde o AD820 ficha que essa op amplificador está muito sensível às cargas capacitivas.Leia a seção sobre spec folha Saída Características.É muito possível que o circuito
da grande C3 capacitor é tornar a op ampères oscilam em todos os seus próprios.Será que você tente remover C3 ainda?

 
Rich escreveu:

Citação:

Eu aviso desde o AD820 ficha que essa op amplificador está muito sensível às cargas capacitivas.
Leia a seção sobre spec folha Saída Características.
É muito possível que o circuito da grande C3 capacitor é tornar a op ampères oscilam em todos os seus próprios.
Será que você tente remover C3 ainda?
 
elec350 escreveu:

Olá Fred

Sobre o PLL:- PLL frequência é de cerca de 3.5GHz

- Estou usando ADF4156 da Analog Devices (fracionário)

- Estou usando o AD820 como Op-Amp filtro de malha

- Fornecimento voltagens utilizadas para op-ampères são 24 V e GND

- Minha referência frequência é de cerca de 3.2MHz (depois dividindo por R)

- A saída de freqüência PLL é como eu esperava, então parece que PLL fechaduras; detectar fechadura digital, mas a produção é baixa!

- Estou usando 5 V para a VP de ADF4156O QUE DEVO FAZER?
 
Olá amigos
Uma coisa decepcionante: meu PLL não trava!Parece que não é bloqueada.O que devo fazer agora?

 
elec350 escreveu:

Olá amigos

Uma coisa decepcionante: meu PLL não trava!
Parece que não é bloqueada.
O que devo fazer agora?
 
Olá Fred
obrigado pela sua descrição.Mas antes de fazer seus testes,
gostaria de um outro ponto: a saída não é bloqueada, mas às vezes ele pula a frequência desejada e,
em seguida, pula para outras freqüências.Parece que o PLL não é estável.Em ADIsimPLL,
optei fase margem de 60 ° e loop filtro de banda de 300kHz.Não seria errado?

 
elec350 escreveu:

Olá Fred

obrigado pela sua descrição.
Mas antes de fazer seus testes, gostaria de um outro ponto: a saída não é bloqueada, mas às vezes ele pula a frequência desejada e, em seguida, pula para outras freqüências.
Parece que o PLL não é estável.
Em ADIsimPLL, optei fase margem de 60 ° e loop filtro de banda de 300kHz.
Não seria errado?
 
Então seu VCO freqüência é de 130 MHz * 3,2 = 416 MHz?

Que país você está?Você não parece ser a compreensão das perguntas.

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top