F
fighter212
Guest
Tenho concebido um assincrônico fifo cujos dados largura e profundidade são ambos 8.Eu usei uma lut_map constrangimento.Mas, na relacionadas Xilinx documento, diz-se "Attaching LUT_MAP um constrangimento para este bloco irá indicar para que este bloco XST devem ser mapeados em um único Lot".
Mas, obviamente, uma Lot não é suficiente para a minha fifo, o que posso fazer se eu quiser usar XST?Minha família é Virtex2P dispositivo.
Obrigado!
Mas, obviamente, uma Lot não é suficiente para a minha fifo, o que posso fazer se eu quiser usar XST?Minha família é Virtex2P dispositivo.
Obrigado!