violação síntese tempo após a inserção MBIST

[sumanth495]

oi amigos, hoje eu estou fazendo a síntese com Mbist inserido RTL (inserção mbist fez pela ferramenta Mbist Tessent). após a síntese (mesmo após a otimização incremental) eu estou vendo uma violação de tempo. violar caminho é a partir da memória "CLK pin" para alguns "* GO_ID_REG". este GO_ID_REG é inserido pela ferramenta tessent si. Folga Timing:-261ps (violação TIMING) Iniciar, aponte: fifo4/ram_aes_fifo4/CLKA Ponto final:. Fifo4/top_AES_ClkLabel4_MBIST1_MBIST_I1/MBIST_CTL_COMP/GO_ID_REG_reg_53/D sem tempo Mbist inserção síntese é clean por favor me sugerir uma solução para obter sincronismo violação limpo (com a redusing a frequência)? sumanth graças

 

[yx.yang]

Oi, MBIST deve adicionar uma lógica de combinação (geralmente MUX) no. De entrada / saída das células de memória, esta vontade de causa margem de temporização causando reduzida após a inserção MBIST Então você precisa RTL researved alguma margem de tempo para MBIST. E para o seu caso, parece que os pontos de violação é na lógica MBIST si e eu não acho que isso tem alguma relação com o seu clcok função. Então, você acha que pode marcar estes lógica MBIST como caminho falso, referência para o relógio funcionar.

 

[sumanth495]

oi yang, obrigado pela sua resposta. na verdade, essa lógica MBIST é operado no relógio funcional mesmo. minha dúvida é, posso colocar caminho falso no domínio clk mesmo? aqui dois pontos inicial e final são operados no domínio clk mesmo. Ponto de início: fifo4/ram_aes_fifo4/CLKA Ponto final: fifo4/top_AES_ClkLabel4_MBIST1_MBIST_I1/MBIST_CTL_COMP/GO_ID_REG_reg_53/D