Via tamanho exato norma RDC

V

Vardan

Guest
Oi tudo,

Que problemas podem ser encontrados durante a fabricação, se via tamanho é maior do que observado por "regra de tamanho exato da RDC?O que causou essa restrição?

Vardan

 
ambreesh Dear,
Eu entendo que se via é menor do que prescrito por normas da RDC, o rendimento será menor.
Mas o que há de errado se eu fizer isso duas vezes maior?

Vardan

 
Oi, Vardan,
O problema com os grandes ou entre em contato via é que pode levar a defeitos de fabricação durante o polimento mecânico-químico.
-----**---------------------------------------**** ****--------------------
\ \ \ \ \ \ *////////////// <Metal \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ ******///// //////////// <- metal
-----| |--------------------------------------| \ _____/ | ---------------------
-----| |---------------------------------------|______|- ---------------------
Após a CMP, o metal na ponta da vias é muito fina e frágil.Mesmo se não for quebrado durante a fabricação, esta área é muito sensível ao efeito de migração eletrônico.Assim, o chip não é robusto o suficiente para sustentar um longo tempo de funcionamento.
Portanto, a orientação é usar o tamanho recomendado para a via, duplicando-o para formar uma matriz quando necessário.

Espero que isso ajude

ceyjey

 
Obrigado pela ajuda, Ceyjey.
Mas agora eu não entendo outra coisa.Big vias são utilizadas em almofadas IO.camadas metálicas em blocos, não pode ser magra como elas sofrer algumas salientando mecânica também.Como este problema é contornado nesse caso?

Vardan

 
Na minha experiência pessoal, o pad IO em vias não são maiores do que vias normais.Eles geralmente são agrupados em uma matriz em forma de diamante para permitir que a corrente flua mais.
Além disso, há várias coisas que eu acho que poderia ser útil para você.
Primeiro, o tamanho do padrão via cresce à medida que aumenta o nível da camada de metal.
Em segundo lugar, vias podem ser empilhados em processos contemporâneos.Ou seja, a via de metal2-a-metal3 pode ser diretamente na via metal1 de metal 2.
Em terceiro lugar, de um modo geral, todos os metais disponíveis devem ser utilizados nas almofadas IO.

Corrijam-me se estou errado, obrigado

ceyjey

 
Ceyjey Olá,
Não há nada para corrigir sobre empilhados através de processos.E eu sei muito pouco sobre as almofadas IO no momento_Obrigado pela sua resposta.

Vardan

 
Oi,
cada via é modelado como um resistor e sua resistência foi determinada para cada processo.Se o tamanho da via está livre para desenhar, a resistência da via se torna variável.O modelo para todos os dispositivos já não é correto.Então é melhor elaborada através de um determinado tamanho.
Espero que isso ajude.

 
você pode encontrar o explaination do livro analógico de Razavi:Figura 17,12

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top