VHDL?

[Beardolphinaries]

Oi, alguém poderia dizer qual é a diferença entre
VHDL, Verilog, Verilog-A e Verilog-AMS, por favor?
Muito obrigado.

 

[mpig09]

Caro Beardolphinaries:

Eu penso:
VHDL / Verilog: em vez de design digital e modo misto simular
Verilog-A: a designer analógico, não uma boa idéia para o modo de modo misto simularmpig

 

[Beardolphinaries]

Agradeço muito.

 

[olzanin]

Olá,

VHDL e Verilog são concorrentes e ambas são para o design digital.
Com Verilog-A que você pode programar em seu design analógico algumas células ideal digital.
Verilog-AMS é para simulações misto.

olzanin

 

[Sparso]

Eu uso Verilog para coisas puramente digital.
VHDL é utilizado principalmente na Europa e Japão.
Não muito em os E.U..Verilog-A para o modelo analógico stuff
quando eu precisar de tempo sim rápida.Não ter utilizado Verilog-AMS, mas ainda acho que Verilog A é um subconjunto de AMS.