VHDL vários reposição porta dimensional

[vlsi_freak]

Oi, eu tenho um projeto VHDL com porta de saída 2D, o código é mostrado abaixo, pkg pacote é read_array tipo é matriz (intervalo inteiro) de std_logic_vector (31 downto 0); pkg final; biblioteca ieee; ieee.std_logic_1164.all uso; work.pkg.all uso, multi entidade é a porta (clk: em std_logic; reset: em std_logic; sel: em std_logic_vector (3 downto 0); inp: em read_array (3 downto 0 ); outp: out read_array (3 downto 0)); entidade final; multi_a arquitetura de multi é sinal req_index: inteiro: = 0; iniciar o processo (RCL) começam if (clk'event e clk = '1 ') then if ( reset = '0 '), então outp '0'); elsif (sel = "0000"), então req_index

 

[FvM]

 outp (others => '0 '));