vhdl código de 32 bits contra

[sailakshmi]

vhdl código de 32 bit contador então por favor me ajude ....................................... vhdl código

 

[amraldo]

 biblioteca IEEE; usar IEEE.std_logic_1164.all; cntr entidade é genérico (à esquerda: natural: = 31; prop: tempo: = 100 ps); porta (clk: em std_logic; carga: em std_logic; in_load: em std_logic_vector (da esquerda downto 0); saída: out std_logic_vector (à esquerda downto 0)); cntr_g entidade final; comportamento arquitetura de cntr é começar cntr: process (clk, carga) variável de contador: std_logic_vector (à esquerda downto 0); variável transportar: std_logic; tcarry variável: std_logic; começar a se load = '1 'then contador: = in_load; saída

 

[jaloud]

oi, ver o mesmo tópico em http://www.edaboard.com/viewtopic.php?t=376939&highlight = , mas fazer pequenas mudanças, 127-31 e sinal de contagem: std_logic_vector (31 downto 0 ): = (others => '0 '), mas que sem "reset" obrigado

 

[vipinlal]

contador de programa básico e testbench para o mesmo pode ser encontrado em: http://vhdlguru.blogspot.com/2010/03/how-to-write-testbench.html