Verilog pergunta - você usa linting ferramentas?

[Z80]

A maioria dos pré Verilog **** em relatórios de erro se você me perguntar.Por exemplo, quando eu grafada incorretamente o nome de um líquido, e uma vez que o simulador que usei considerou uma declaração implícita líquido, ele me levou a algumas horas para rastrear o problema.Portanto, a necessidade de linting ferramentas (ferramentas de análise de código fonte,
o possível erro de detecção, etc.)Você usa algum?

PS: Se alguém quiser postar uma pergunta específica HDL (não lógicos programáveis ou ASIC específico), que é o mais apropriado seção?

 

[nand_gates]

Sim, eu concordo com você!
Estou usando o hal de Candence.Verix Mas é bom demais linting ferramenta.Não faz muito
mais do que apenas linting.Eu uso Verix também.

-nand_gates

 

[cawan]

Sim,
precisamos linting ferramentas bem como especialmente para Verilog design.Na maioria dos casos, todo o erro comum pode ser detectada especialmente registo tamanho desencontro que poderia causar grave problema no sistema de operação.Eu recomendo nLint como linting ferramenta.

 

[jimjim2k]

Oi

nlinit de novas linting multa é uma ferramenta.

tnx

 

[telefone]

Usamos um óculo muito boa ferramenta para linting.

 

[mark_yeh]

nLint de Debussy é uma boa ferramenta para fazer isso.

 

[wadaye]

Exceto o nL1nt, Led @ partir syn0psys é outra boa opção.

 

[jyr_jackchen]

Leda vai lhe dar muitas estranho info.e torná-lo perplexo.

 

[khorram]

0-In e Verisity são as melhores empresas, que têm diferentes fibra ferramenta.Em 0-obra em Semi-formal de Verificação e Verisity obras formal sobre Verificação.Eles têm algumas ferramentas que indicam fibra sintaxe erro, caso incompleto,
nem criança, se estado incompleto,
nem criança, inacessível estados e
etc
Atenciosamente,
KH

 

[poder-twq]

Sim, nós sempre usar fibra ferramentas para verificar a codificação e estilo

problemas em DFT, SYN.
Z80 escreveu:

A maioria dos pré Verilog **** em relatórios de erro se você me perguntar.
Por exemplo, quando eu grafada incorretamente o nome de um líquido, e uma vez que o simulador que usei considerou uma declaração implícita líquido, ele me levou a algumas horas para rastrear o problema.
Portanto, a necessidade de linting ferramentas (ferramentas de análise de código fonte, o possível erro de detecção, etc.)
Você usa algum?PS: Se alguém quiser postar uma pergunta específica HDL (não lógicos programáveis ou ASIC específico), que é o mais apropriado seção?

 

[shiv_emf]

Opa vry velho tema .. mas novamente é hey linting de qualquer ferramenta disponível para os estudantes isto é gratuito? /

 

[aji_vlsi]

shiv_emf escreveu:

Opa vry velho tema .. mas novamente é hey linting de qualquer ferramenta disponível para os estudantes isto é gratuito? /

 

[Haytham]

Oi
Linting é importante.Cliente pode pedir para ter a fibra relatório

<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Sorrir" border="0" />Usamos 0-nos, Design Analyst.

Obrigado

 

[jjww110]

nlint é velho ferramenta