Verilog "parâmetro" erro ...

D

Davorin

Guest
Será que este som familiar para alguém?

"" C: / Verilog / ensaio / tools.v ", linha 32: Erro, erro de sintaxe próximo de: parâmetro <- Erro (s) encontrados em Verilog fonte."

Com a linha de erro:

"parâmetro TESTE = 8'b00000001;"

 
A única coisa que eu posso pensar de é que você pode ter o parâmetro localizadas fora do módulo ..Eu sempre basta colocá-los após a declaração porta ..

jelydonut

 

Welcome to EDABoard.com

Sponsor

Back
Top