M
mauriziomontesi
Guest
Olá.Tenho um projecto criado e simulada (um simples contador) com Mentor Vantagem FPGA com precisão synt.Agora eu tenho que gerar um. Jed arquivo (ficheiro programação) para um Xilinx CPLD (XPLA3).Por favor, (Eu
sou novo no FPGA adv, mas devo usá-lo, eu sei muito bem Xilinx ISE) você poderia me indicar os passos a seguir para gerar programação arquivo?? (Eu tenho o projeto, agora o que tenho que fazer? ?)
Por favor, me ajudem
Maurizio
sou novo no FPGA adv, mas devo usá-lo, eu sei muito bem Xilinx ISE) você poderia me indicar os passos a seguir para gerar programação arquivo?? (Eu tenho o projeto, agora o que tenho que fazer? ?)
Por favor, me ajudem
Maurizio