M
mr_byte31
Guest
oi tudo
Tenho FPGA vantagem 7,2
Eu quero simular módulo SystemC
Como eu posso simular lo em ModelSim
Aqui está o que eu quero código para simular
Citação:
/ /
/ / Criado em:
/ / Por - Ahmed.UNKNOWN (Ahmed)
/ / No - 02:39:23 26/12/2008
/ /
/ / Using Mentor Graphics Designer HDL (TM) 2005,3 (Build 75)
/ /
# include <systemc.h>
SC_MODULE new_top ()
(
Reiniciado sc_signal <bool>;
top counter_top;
CLK sc_clock;
sc_main_body void ();
SC_CTOR new_top ()
: Reset ( "reset"),
superior ( "top")
CLK (CLK ", 10, SC_NS, 0,5, 0,0, SC_NS, false)
(
reset (top.reset);
SC_THREAD sc_main_body ();
)
);
void
new_top:: sc_main_body ()
(
reset.write (1);
wait (5, SC_NS);
reset.write (0);
wait (100, SC_NS);
reset.write (1);
wait (5, SC_NS);
reset.write (0);
wait (100, SC_NS);
)
SC_MODULE_EXPORT new_top ();
Tenho FPGA vantagem 7,2
Eu quero simular módulo SystemC
Como eu posso simular lo em ModelSim
Aqui está o que eu quero código para simular
Citação:
/ /
/ / Criado em:
/ / Por - Ahmed.UNKNOWN (Ahmed)
/ / No - 02:39:23 26/12/2008
/ /
/ / Using Mentor Graphics Designer HDL (TM) 2005,3 (Build 75)
/ /
# include <systemc.h>
SC_MODULE new_top ()
(
Reiniciado sc_signal <bool>;
top counter_top;
CLK sc_clock;
sc_main_body void ();
SC_CTOR new_top ()
: Reset ( "reset"),
superior ( "top")
CLK (CLK ", 10, SC_NS, 0,5, 0,0, SC_NS, false)
(
reset (top.reset);
SC_THREAD sc_main_body ();
)
);
void
new_top:: sc_main_body ()
(
reset.write (1);
wait (5, SC_NS);
reset.write (0);
wait (100, SC_NS);
reset.write (1);
wait (5, SC_NS);
reset.write (0);
wait (100, SC_NS);
)
SC_MODULE_EXPORT new_top ();