Usando uma definição para todos os arquivos do projeto em ModelSim

[YanivS]

Todas oi, eu tenho um projeto ModelSim verilog e eu gostaria de ter uma constante global a ser utilizado em todos os arquivos do projeto. Eu tentei definir como constante no banco de ensaio usando:

 `define REG_DELAY 5

Mas compilar o restante dos arquivos do projeto dá-me" Macro `REG_DELAY é indefinido" Eu tenho que re-definir constante em cada arquivo?