Usando bit riachos com Cyclone III

[pdohm]

Olá todos,

Estou tendo problemas para tentar pensar de uma maneira eficaz de ter recebido um pouco fluxo de dados em alguns taxa, e armazenar os valores na memória, assim, para fazer operações sobre elas.Minha primeira idéia é fazer um array inital do tamanho de dados eu quero,
digamos 32 bits e,
em seguida, ler a entrada cada período de tempo, e armazenar o valor para o primeiro local da matriz, o segundo período, no local 2. da matriz, e assim por diante.Existe uma forma mais eficaz de fazer isso?Tenho programado FPGA's antes, mas nada usando incoming bits córregos como este antes.Gostaria de fazer isto em VHDL também.

Obrigado pela ajuda.

Peter

 

[FVM]

Geralmente é fácil e pode ser codificada em VHDL simples.No entanto, existem algumas condições que não mencionados no seu post, que deve ser conhecido antes de iniciar um desenho:
- Taxa de dados
- Qual
é a fonte de clock bit stream amostragem?
- Destinados tipo de memória (RAM interna, por exemplo) e tamanho

 

[engr.ja]

Fvm é muito certo.Tenho alguma coisa concebida como este antes.

Tenho um comentário sobre a sua concepção.a maneira que você está tentando para armazenar 32 bits em um array de 32 terão um 1-para-32 MUX.Penso que não será um bom design.

vez se você fizer um registo de 32 pulverulentos e armazenar em MSB e turnos em cada ciclo.após 32 ciclos você pode ler os dados em paralelo.

espero que isto vai ser útil.