Uma pergunta sobre o pipeline!

J

jfzhan

Guest
Queridos todos,
Tenho uma pergunta sobre o projeto de pipeline.Como sabemos, o gasoduto é por excesso de velocidade do circuito.Se o atraso de circiut combinação entre duas registo não consegue satisfazer com a largura do ciclo de relógio_O compination será dividida e registro será inserido.
Agora eu pergunto, se há um algoritmo, como A B C D E F G H,
Eu posso projeto como este,
quatro cadastro é para armazenar T1 = A B, T2 = C D, T3 = E F e T4 = G H.
e duas para o cadastro é T11 = T1 T2, T12 = T3 T4
e assim por diante.

Outro método é que eu faço combinação circuito A B C D E F G H diretamente.

Minha pergunta é:

Como posso saber, qual o método é usado com freqüência do relógio?

por exemplo,
Talvez existam algumas regras, que, se a freqüência do relógio está sob 30MHz, você pode usar o segundo.Caso contrário, você precisa conside o primeiro?

 
Você basicamente começa wihtout um gasoduto para introduzir gradualmente os estágios de pipeline, onde existem pontos de estrangulamento da velocidade.Mas a sua boa prática para ter fases diferentes entre alogorithms independentemente da sua exigência de velocidade, a menos que você quer evitar latência.

 
used based the clock frequency"?

O que você quer dizer com "o método
utilizado com a frequência do relógio"?
Você quis dizer "qual o método deve ser utilizado quando se escreve RTL", ou você quis dizer "qual o método a ferramenta de síntese será usado para gerar netlist"?

 
Jfzhan Hi,

Quanto maior a freqüência de registros mais que você precisa usar.
Quando eu escrevi RTL para 100Hz usei registros demais: três ou quatro fases.Assim, no seu exemplo você pode fazer o circuito de combinação A B C D E F G H diretamente e registrar a saída antes do uso.
Para 150Hz usei registros entre duas ou três fases, dependendo da complexidade do circuito.No seu exemplo você pode fazer o circuito de combinação A B C D e registrar a saída de T1, a E F G H e registrar o T2 e saída do T1 T2 podem ser registradas ou registradas de acordo com a lógica que serão utilizados mais tarde.

 
Depende ur exigência Frequency Max & u recursos quer dar para.
Para A B C D E F G H = 7 somadores, Max Freq = 1/Taddr, Latency = 7.
Presumo u hv Registos após Somadores.
Se u quer fazê-lo como como u disse:
quatro cadastro é para armazenar T1 = A B, T2 = C D, T3 = E F e T4 = G H.
e duas para o cadastro é T11 = T1 T2, T12 = T3 T4
Em seguida, T1, T2, T3, T4 pode ser paralelo, e assim pode ser T11 e T12
7 utiliza somadores, Max Freq será a mesma, mas cai Latency para 3.
Agora u pode decidir urself.O que eu quero dizer é que não existe tal regra, mas pode-se definir suas regras para o arquiteto do projeto de acordo com os requisitos do sistema.

 
Obrigado a todos pela boa resposta!

O objetivo principalmente é que se eu usar o pipeline muito no projeto RTL, a contagem portão será maior do que a ausência de oleodutos.

Obrigado!

 
ferramenta pode decidir se a utilização de gasodutos.Como você descreveria o circuito.implementar as ferramentas acrodingliy.

 
Meu fluxo de trabalho é,

1 decidir o algoritmo
2 decidir o architecure e decidir o gasoduto
3 Escreva a RTL
4 Síntese
5, se o atraso não pode ser satisified redesenho,.

Eu não sei quais as ferramentas podem ajudar a decidir o gasoduto?

 
sim, cabe a você decidir o gasoduto!
Ferramentas podem ser úteis, mas você não pode confiar nela.

 
Oi,

Acho que primeiro você deve saber sobre a complexidade do algoritmo.Se todos algoritmo é simples, você não precisa pipleline.Você deve otimizar o seu algoritmo e encontrar as fases de sua necessidade lógica total algoritmo, em seguida, com base na freqüência de clock e processo, você pode descobrir como período de relógio que você precisa para completar o algoritmo, e então você pode usar técnicas pipleline.

 
Quanto a você caso, a maneira mais rápida é a
uso de ressincronização dc quando você definiu os estágios

 
Sim, se sua freqüência de operação do sistema é baixa,

você pode usar o segundo método.

Se a sua freqüência de operação do sistema é muito elevado,

Talvez, você pode usar o primeiro método.

jfzhan escreveu:

Queridos todos,

Tenho uma pergunta sobre o projeto de pipeline.
Como sabemos, o gasoduto é por excesso de velocidade do circuito.
Se o atraso de circiut combinação entre duas registo não consegue satisfazer com a largura do ciclo de relógio.
O compination será dividida e registro será inserido.

Agora eu pergunto, se há um algoritmo, como A B C D E F G H,

Eu posso projeto como este,

quatro cadastro é para armazenar T1 = A B, T2 = C D, T3 = E F e T4 = G H.

e duas para o cadastro é T11 = T1 T2, T12 = T3 T4

e assim por diante.Outro método é que eu faço combinação circuito A B C D E F G H diretamente.Minha pergunta é:Como posso saber, qual o método é usado com freqüência do relógio?por exemplo,

Talvez existam algumas regras, que, se a freqüência do relógio está sob 30MHz, você pode usar o segundo.
Caso contrário, você precisa conside o primeiro?
 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top