X
xranger
Guest
oi gente, quando eu uso mbistarchitect Mentor para gerar o bist para memorys, um problema ocorre, o registo é mostrado abaixo: / / ... / / ** Adicionado com sucesso BIST circuito. Comando / /: save bist-verilog-script-substitua Salvando dados MBIST:. Salvo / xxx.v Salvo xxx / ..... / / Comando: saída-d / / Geração BIST Falha: modelos inconsistentes e instâncias. / 'Dofile .. / bist.do' / abortada na linha 50 eu verifiquei todos os modelos de memória, e não consegue encontrar nada de errado. Alguém poderia ajudar com isso? Obrigado.