TTL para CMOS de interface

[shash]

hey guyz eu queria saber na interface do TTL para CMOS como é que o aumento do nível de tensão utilizando um resistor de puxar para cima quando a saída do portão é ttl alto

 

[Pjdd]

Quando a saída do TTL é alta, os transistores a sua produção não está a tentar puxar corrente para o pino de saída a partir do lado positivo da fonte de alimentação. No que respeita à resistência de pull-up está em causa, a sua terminal inferior está ligado a um circuito de aproximadamente aberta. Portanto, uma vez que praticamente nenhuma corrente flui através do resistor, não há nenhuma queda de tensão e do terminal inferior do resistor é a mesma voltagem como a parte superior, que é Vdd.

 

[shash]

então o que aconteceria se a saída de ttl portão é baixo? (Transistor de porta ttl afundaria atual o mesmo caso que aconteceria como você disse a corrente através do resistor seria mínimo e, portanto, a saída ainda permaneceria Vdd)

 

[Pjdd]

No. Quando os transistores de saída afundar corrente no estado baixo, isto significa que a corrente flui para a saída através do resistor. Isto provoca uma queda de tensão ea saída TTL cai para um nível tão baixo como é permitido pelas características do transistor de saída. Este pode ser o que está confundindo você: Se o resistor - o lado que não está ligado à saída TTL - foi ligado à terra, então a situação será revertida. A saída TTL será puxado para baixo para 0V quando ele está no estado baixo. Nesse caso, a resistência será um resistor de pull-down.

 

[shash]

Se se afunda corrente seria o valor da corrente ser suficientemente grande para grande queda na resistência de pull-up assim de potencial entre CMOS portão seria 0 (wrt para a terra). estou certo?

 

[RetroTechie]

Quando a saída TTL é alta, os transistores de sua saída não está tentando puxar corrente no pino de saída do lado positivo da fonte de alimentação. Quanto ao resistor de pull-up está em causa, o seu terminal inferior é conectado a um circuito de aproximadamente aberto.

Isso não é inteiramente verdade porque isso significaria uma saída TTL sem nada ligado só ficava em qualquer tensão que ele estava sentado antes (como 0V perto se ele foi puxado para baixo antes). Vamos dizer que basta com saídas TTL são muito melhores em puxar uma baixa produção, mas bastante fraca em puxar uma saída alta. E quando vai alto, geralmente não ir até o V de +5, mais provavelmente em torno de 3,5-4V. Assim, os assimétricos de E / S características de tensão, de preferência para baixo ativo em vez de sinais de alta-ativa de controle, e ( forte ) preferência pelo uso de pull-up ao invés de resistores pull-down com TTL lógica .

 

[FvM]

Puxe-up regulares com push-pull Saídas não é uma operação especificada em TTL folhas de dados, tanto quanto eu estou ciente. De acordo com o TTL interno e configuração fase LSTTL ouput, o resistor vai puxar-se o nível de saída até a Vcc, semelhante a uma saída de colector aberto. A velocidade de subida para o último terço é, no entanto lenta. Baixo nível não deve ser um problema com valores de resistência razoáveis. Para velocidade rápida, uma TTL compatível 74HCT entrada CMOS é a melhor alternativa, também poupando as perdas de potência de resistores pull-up.

 

[dick_freebird]

A saída TTL é um NPN Darlington e sai correndo da unidade sobre o VCC-1.4V. Isso o coloca bem para a banda linear da extremidade frontal CMOS e resultaria em excesso de atirar-através da corrente (na melhor das hipóteses). O pullup resolve a saída TTL para o trilho após o lado alto do totem foi cortado.

 

[Pjdd]

Isso não é inteiramente verdade porque isso significaria uma saída TTL sem nada ligada apenas sentar em qualquer tensão que ele estava sentado antes (como 0V perto se ele foi puxado para baixo antes) .

É por isso que qualificou a declaração com "No que diz respeito a resistor de pull-up está em causa", que era para indicar que a saída faz não , necessariamente, se comportam como um circuito aberto em todos os aspectos . E nós estávamos falando apenas sobre o estado alto, então.