totalmente diferenciado telescópica cascoded compensação OTA

P

PRA

Guest
Oi,
Tenho uma concepção totalmente diferenciado OTA.com as destinadas ao CMFB i telescópica OTA
dc com viés condições.Então, eu projetei um SC CMFB circuito.
Quero medir o ganho em dB openloop's, mas estou ficando-ve resultado.
por favor alguém pode ajudar a conceber como este?É capaz de mensurar o ganho com o circuito aberto, utilizando SC CMFB?
TIA
PRA

 
Medindo DC abrir loop ganho normalmente usam AC análise, que não pode utilizar em SC CMFB circuitos desde SC-CMFB tem apenas o efeito de acontecimentos transitórios.Para simular o ganho ciclo aberto, você pode usar algum tipo de ideal comum
de modo feedback.

 
Oi Terryssw,
Obrigado por ur help.
Estou recebendo pequenas dbts.
Estou anexando o meu desenho com OTA fora CMFB circuito
primeiro eu fiz o dc viés simulação dando alguns voltagem em i / p par diferencial e faça todos os transistores na saturação região.
então eu ligada uma fonte ac como mostrado na figura para caluclating tha margem de ganho e de fase, mas estou ficando muito baixo ganho e peculiar fase o / p.
é dc Reqd viés para o I / P em ac simulação!
im certeza de que meu desenho tem mais ganho, mas estou obtendo um ganho de 15dB
existe alguma falha no simulando ele!
todas estas simulações são feitas sem o uso CMFB circuito
im usando tanner tempero para simulação
por favor ajudem-me a respeito deste.

Desculpe para o meu pobre Inglês
obrigado
Desculpe, mas você precisa de login para ver esta penhora

 
Bem, eu acho que eu tinha este problema, um pouco antes de (eu costumo documento todos os meus erros anteriores).Mas foi um dos meus silliest erros na minha vida.A saída Tenho me mostrou cerca de 30dB, quando eu projetei para 80dB.Bem,
a minha "saída" em si foi mal interpretada.

my output value and not the input value.

Eu tinha apenas a
minha saída e não o valor de entrada valor.Portanto, o ganho é realmente Vout (em dB) menos Vin (em dB).Acho qualquer problema em seu circuito.Penso que é a interpretação de sua saída parcela que eu penso que é o problema.
Então, porque não você postar a saída parcela ..ela poderia ser útil .....Eu posso estar errado também ....

Espero que ajude.

- Srivats

 
Oi Srivatsan,
Estou anexando o meu / p parcelas com isso.
de acordo com u, eu tinha dado o i / p de modo que a magnitude 1v vin é 0dB
im recebendo o O / P de 25dB max.ea fase o / p é totalmente diferente e im não capaz de entender qual é o problema!u pode explicar o que o erro pode ser!
Obrigado
Pra
Desculpe, mas você precisa de login para ver esta penhora

 
Haveria muitos potenciais de causar problemas.Tenho descobrir duas delas:

1.Qual é o seu canal comprimento de todos os transistores?Seu atual na saída duas pernas?Qual
é o seu contributo transistor transconductance GM?Qual
é o seu ganho esperado valor (ou seja, através de seus cálculos)?Estou perguntando isso porque suponho, se você escolher bastante pequeno canal comprimentos (por exemplo, L <0,35 UM) então é bem possível que você obtenha um ganho tão baixa quanto 20 dB embora usar cascode estrutura.

2.Qual
é a sua saída DC polarização tensão?Pessoalmente não estou a sugerir para simular o ganho sem a utilização de qualquer CMFB circuito, mas você ainda pode fazê-lo por afinar a sua entrada DC polarização para obter a sua tensão de saída de tensão em torno do meio da oferta ferroviária.Verifique isto para garantir que a sua saída DC viés é no meio de VDD.Finalmente, sim, você está certo, você deve configurar entrada DC viés, a fim de fazer simulações AC.Também pls realmente garantir que todos os transistores em saturações.

 
Primeiro de tudo, eu aviso na sua frequência de resposta - um pico resposta.Tratar-se-ia levar a instabilidade.Esqueça corretas ganham valor.Tentar eliminar esse pico.

Segundo: Verifique se todos os transistores estão em saturação.Como identificá-lo?Bem, só se aplicam a tensão DC (s) e verificar a tensão em todos os nós e você sabe o estado para verificar se os transistores estão em saturação.Note que para curto-canal, é um pouco difícil, ou melhor pouco demorado.Em seguida, verifique se você tem adequada no atual viés transistor, e tanto a entrada transístor.Depois de saber os detalhes, verifique o mesmo para 0.5v acima e abaixo desse valor DC.AC, em seguida, defina o sinal para 1/100000v e fazer a análise AC.

os números anteriores pode ajudar.

Pós da W / L para o circuito, mesmo assim.Pode ajudar.

- Srivats

 
Oi Terryssvw & Srivatsan
Obrigado por ur apoio e sugestões

Eu tomar cuidado de fazer todos os transistores na saturação.
Mas não estou certo se eles estão em saturação para diferentes i / p volages viés.Vou verificar aquelas agora.
Eu mudei o CL valores para reduzir o pico no ganho, mas não sou capaz de reduzi-lo.Existem outras maneiras de fazer o circuito estável!
Eu tinha desenhado para
10.000 abrir loop ganhar.
Minha transistor W / L valores são os seguintes: i / p diff transistores (M1, 2): 212.8u/1.4u
cascode Nmos (M3, 4): 478u/0.35u
O / P OGP (M5, 6): 160u/0.35u
OGP fonte atual (M7,

<img src="http://www.edaboard.com/images/smiles/icon_cool.gif" alt="Legal" border="0" />

: 102u/1.4u
Nmos cauda (M9): 1020u/0.35u
vieses são vb9 = 0,76275
vb1 = 1,04; vb3 = 1,425; VB5 = 1,14; vb7 = 1.333119;

Se houver qualquer erro na minha concepção, então por favor me avise.
Obrigado
Pra

 
Desde o transistor engomagem, parece que você não deve ter qualquer problema de ter o seu ganho opamp> 60 dB.Apenas certifique-se realmente todos os transistores estão em saturação ea saída da tensão é espalhados no meio da oferta.

 
Oi Terryssw,

Eu tinha verificado que todos os transistores estão em saturação de um determinado input e da tensão dc o / p tensão está no meio da oferta.De Mr.Sirvatsan, quando eu alterei a entrada dc transitor região a tensão de funcionamento está a mudar.

Inicialmente, eu descobri o viés voltagens manualmente a partir de minhas suposições e verificou que em especiaria.Para fazer com que todos os transistores na saturação região Mudei o viés do início OGP transístor.I fixado a tendência para os transistores quando todos os transistores estão em saturação região.após isso se eu mudei o i / p tensão dc, em seguida, todos os transistores não estão em funcionamento na região saturação.Estou a pensar que estou fazendo errado, enquanto método de fixação do viés tensão.Por favor, diga-me o procedimento correto para corrigir o viés voltagens ..

Obrigado
Pra

 
Penso que existem alguns factores que afectam a sua simulação.Tais como:
1.Be certeza de que o diferencial de saída nível comum de ser o mesmo quando você faz ac simulação.Entretanto, o telescópio pernas transistores são todos em saturado.
2.O SC CMFB é motivado pela samll sinal transferência.Ou você precisa do Specture RF simulador de Candence para SC AC simulação.
3.Before você ac simulalion, Certifique-se que a operação ponto está correto.

Acho que você pode fazer com ac simlulation CMFB e fechar o ciclo de OPAMP.
Em seguida, o ganho será aumentada.

 
Estou usando o curtidor ferramentas para simulação especiaria.
Estou recebendo algumas dúvidas básicas.
queira esclarecer-las.
1) para medir o dc análise damos alguns vieses tensão para a entrada dos transistores de modo a que todos estão em MOS
da saturação.quando quisermos verificar a ac análise é a tensão dc é necessária?se necessário, então, é para ambos os i / p MOS's são como eu ligar no circuito como mostra a minha mensagem!
se não for exigida como irá a opamp para as obras tensões !!!!!!!
se o viés de tensão é necessário então que shud ser gerada pela polarização ckt !!!!!
2) como vamos medir assassinastes taxa para um diferencial totalmente op-AMP!
3) se eu varrer o i / p tensão do ve i / p viés tensão e atendendo ao ve-I / P, então temos inversor charecterstics no VO e que o abt o / p no-VO! !

Alguém pode me dizer onde eu posso encontrar os testes diferentes que podem ser feitas para um amplificador totalmente diferenciado e como?

obrigado

 
Pra oi,

O DC viés tensão são sempre needes em qualquer simulações.por varrer o viés
tensão pode chegar ao valor adequado e, em seguida, gerá-los através do viés circuitos e actual espelho.
Matamos a taxa pode ser computado por todo o curso, bem como os condensadores na perna e saída deste nó, também pode ser validatede pelas ferramentas.

Anyway, google "EE240" pode ajudar a u. [/ quote]

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top