Timing Analyser Xilinx ....

D

dBUGGER

Guest
Oi tudo ...
Depois eu me sintetizar meu código de obter os relatórios calendário seguinte no meu
arquivo de relatório de síntese.Período mínimo: 11.536ns (Máxima Freqüência: 86.685MHz)
O tempo mínimo de chegada de entrada antes do relógio: 22.952ns
Potência máxima o tempo necessário antes de relógio: 7.829ns
Máximo atraso caminho de combinações: No caminho encontradoAgora ele diz que frequência máxima de 86,685 MHz.
Mas, ao mesmo tempo, o i mínimo / hora de chegada p relógio antes é
22,952 ns.Assim, neste caso, qual será minha frequência máxima de relógio
operação?
Também alguém pode explicar o significado de toda a árvore de tempo
parâmetros listados acima.Isso b de alguma ajuda para mim.Thanx a lot.
puneet

 
Oi Puneet,
dBUGGER escreveu:

Oi tudo ...Agora ele diz que frequência máxima de 86,685 MHz.

Mas, ao mesmo tempo, o i mínimo / hora de chegada p relógio antes é

22,952 ns.
 

Welcome to EDABoard.com

Sponsor

Back
Top