Tetramax Ajuda ...

[skamthey]

Oi a todos,
Estou recebendo alguns erros durante a execução Tmax durante RDC:
Como superar esses erros ..
RDC> set RDC / home/student1/sk4xilinx/proj4/proj4stil.spfexecutar RDC

-------------------------------------------------- ----------------------------

Begin scan concepção regras controlo ...

-------------------------------------------------- ----------------------------
Comece a leitura teste protocolo arquivo / home/student1/sk4xilinx/proj4/proj4stil.spf ...: Line 10 (/home/student1/sk4xilinx/proj4/proj4stil.spf), unresolved reference (Signal "a" is not a netlist pin).

Erro:
Linha 10 (/ home/student1/sk4xilinx/proj4/proj4stil.spf), pendentes de referência (sinal "um" não é um netlist pinos).(V5-1)
Erro: Linha 11 (/ home/student1/sk4xilinx/proj4/proj4stil.spf), pendentes de referência (sinal "b" não é um netlist pinos).(V5-2)
Erro: Linha 12 (/ home/student1/sk4xilinx/proj4/proj4stil.spf), pendentes de referência (sinal "c", não é uma netlist pinos).(V5-3)
Erro: Linha 13 (/ home/student1/sk4xilinx/proj4/proj4stil.spf), pendentes de referência (sinal "RCL" não é um netlist pinos).(V5-4)
Erro: Linha 14 (/ home/student1/sk4xilinx/proj4/proj4stil.spf), pendentes de referência (sinal "d" não é um netlist pinos).(V5-5)
Erro: Linha 15 (/ home/student1/sk4xilinx/proj4/proj4stil.spf), pendentes de referência (sinal "e" não é um netlist pinos).(V5-6)
Erro: Linha 16 (/ home/student1/sk4xilinx/proj4/proj4stil.spf), pendentes de referência (sinal "f" não é um netlist pinos).(V5-7)
Erro: Linha 17 (/ home/student1/sk4xilinx/proj4/proj4stil.spf), pendentes de referência (sinal "sen" não é um netlist pinos).(V5 -

<img src="http://www.edaboard.com/images/smiles/icon_cool.gif" alt="Legal" border="0" />Erro: Linha 18 (/ home/student1/sk4xilinx/proj4/proj4stil.spf), pendentes de referência (sinal "fout" não é um netlist pinos).(V5-9)
Erro: Linha 19 (/ home/student1/sk4xilinx/proj4/proj4stil.spf), pendentes de referência (sinal "test_si" não é um netlist pino -
Demasiados erros; parsing arquivado).(V5-10)
Fim parsing STIL arquivo / home/student1/sk4xilinx/proj4/proj4stil.spf com 10 erros.
Erro: Design regras verificação falhou: não pode sair RDC comando modo.(M100)

 

[joe2moon]

Primeiro de tudo, talvez você possa verificar se o design (Verilog portão
de nível netlist,. V) é consistente com o SPF (proj4stil.spf) utilizados.

 

[WORLDPEACE1]

Eu também estou ficando os mesmos erros.O nome do arquivo. Stil arquivo do netlist e que é mesmo.E todos os sinais, a, b, c RCL etc pinos são, na verdade, na netlist e também estão lá no. Stil arquiv que mais eu preciso fazer o check-in o. Stil arquivo?Sou um novato.
Responda.