L
lephui
Guest
Convolutinal codificação é um sistema de codificação empregado frequentemente na comunicação do espaço profundo
e recentemente na comunicação digital sem fio.Decodificadores Viterbi são usados para decodificar
códigos convolucionais.Viterbi descodificadores digitais empregadas em comunicações sem fio são complexas
e poder dissipar grande.Com a proliferação de bateria de dispositivos, como celulares
telefones e computadores portáteis, a dissipação de energia, juntamente com a velocidade e área, é uma grande preocupação
no projeto de VLSI.Nesta tese, investigamos um projeto de baixo consumo de decodificadores Viterbi para
aplicações de comunicações sem fio.Em tecnologia CMOS a principal fonte de energia
dissipação é atribuída a dissipação de energia dinâmica, que é devido à mudança de sinal
valores.O foco da nossa investigação no design de baixo consumo de decodificadores Viterbi é a redução da
dissipação de energia dinâmica em nível lógico no ambiente de célula padrão de design.Foram considerados
dois métodos, o relógio de propagação e de alternância de filtragem, no nosso projeto.Um decodificador de Viterbi é composto por cinco
blocos.O relógio de propagação foi aplicada ao bloco de armazenamento sobrevivente caminho ea alternância de filtragem
para a investigação da origem do bloco de um decodificador de Viterbi.Seguimos a abordagem de design padrão de célula para
implementar o projet
comportamento de um decodificador de Viterbi foi descrita em VHDL, e então o
Descrição VHDL foi modificado para incorporar o design de baixo consumo.Um circuito de nível do portão foi
obtidos a partir da descrição do comportamento através de síntese lógica, e uma verificação completa do projeto foi
incorporada no circuito nível do portão para facilitar testes.O circuito do nível do portão foi colocado e
encaminhada para gerar uma apresentação do projeto.Nosso resultado experimental mostra o projeto proposto
reduz a dissipação de energia de um decodificador de Viterbi por cerca de 42 por cento comparado com o de
sem considerar o design de baixo consumo.
e recentemente na comunicação digital sem fio.Decodificadores Viterbi são usados para decodificar
códigos convolucionais.Viterbi descodificadores digitais empregadas em comunicações sem fio são complexas
e poder dissipar grande.Com a proliferação de bateria de dispositivos, como celulares
telefones e computadores portáteis, a dissipação de energia, juntamente com a velocidade e área, é uma grande preocupação
no projeto de VLSI.Nesta tese, investigamos um projeto de baixo consumo de decodificadores Viterbi para
aplicações de comunicações sem fio.Em tecnologia CMOS a principal fonte de energia
dissipação é atribuída a dissipação de energia dinâmica, que é devido à mudança de sinal
valores.O foco da nossa investigação no design de baixo consumo de decodificadores Viterbi é a redução da
dissipação de energia dinâmica em nível lógico no ambiente de célula padrão de design.Foram considerados
dois métodos, o relógio de propagação e de alternância de filtragem, no nosso projeto.Um decodificador de Viterbi é composto por cinco
blocos.O relógio de propagação foi aplicada ao bloco de armazenamento sobrevivente caminho ea alternância de filtragem
para a investigação da origem do bloco de um decodificador de Viterbi.Seguimos a abordagem de design padrão de célula para
implementar o projet
comportamento de um decodificador de Viterbi foi descrita em VHDL, e então oDescrição VHDL foi modificado para incorporar o design de baixo consumo.Um circuito de nível do portão foi
obtidos a partir da descrição do comportamento através de síntese lógica, e uma verificação completa do projeto foi
incorporada no circuito nível do portão para facilitar testes.O circuito do nível do portão foi colocado e
encaminhada para gerar uma apresentação do projeto.Nosso resultado experimental mostra o projeto proposto
reduz a dissipação de energia de um decodificador de Viterbi por cerca de 42 por cento comparado com o de
sem considerar o design de baixo consumo.