Sinal clipping

[osbourne]

Eu preciso de um núcleo IP para o sinal de recorte para Xilinx FPGA.
Alguém sabe o tempo como um núcleo existe?

 

[Black Jack]

ozzy escreveu:

Eu preciso de um núcleo IP para o sinal de recorte para Xilinx FPGA.

Alguém sabe o tempo como um núcleo existe?

 

[osbourne]

Eu preciso de um núcleo IP, que implementa um algoritmo de soft clipping para reduzir o pico de rácio médio de sinais de comunicação (por exemplo, UMTS).Basta um sinal de corte acima de um certo nível é chamado de recorte duro, mas isso resulta em produtos de intermodulação forte.
Ao utilizar clipping macio, intermodulação pode ser reduzido ao mínimo, reduzindo o pico a proporção média do sinal.

Alguém pode ajudar?

 

[Black Jack]

ozzy escreveu:

Eu preciso de um núcleo IP, que implementa um algoritmo de soft clipping para reduzir o pico de rácio médio de sinais de comunicação (por exemplo, UMTS).
Basta um sinal de corte acima de um certo nível é chamado de recorte duro, mas isso resulta em produtos de intermodulação forte.

Ao utilizar clipping macio, intermodulação pode ser reduzido ao mínimo, reduzindo o pico a proporção média do sinal.Alguém pode ajudar?

 

[osbourne]

Eu acho A-law e u-law são semelhantes às características de corte de um amplificador de potência, mas isso não é bom o suficiente.Preciso de um algoritmo especial chamado de janelas, implementado como núcleo IP.

 

[Black Jack]

ozzy escreveu:

Eu acho A-law e u-law são semelhantes às características de corte de um amplificador de potência, mas isso não é bom o suficiente.
Preciso de um algoritmo especial chamado de janelas, implementado como núcleo IP.