Simulação de sinal misto com rtl (co sim)

[olaf01555]

Todas oi, eu estou tendo um circuito analógico no meu editor de esquemático e eu instanciado um símbolo (o criou usando VerilogIn de código RTL). Agora, quando eu estava tentando executar a simulação Cadence ams eu estava ficando um erro. Eu posso capaz de executar simulações ams com sucesso com veriloga, Mas eu não sei por que eu não era capaz de correr usando o código RTL. As entradas ...

 

[rogueboy]

em primeiro lugar, você deve construir uma nova visão chamado "config". você pode encontrar um guia em laboratório $ CDSHOME / ferramentas / dfII / amostras / AMS. tyr-lo.