simulação de layout post

[p_shinde]

oi,qual ferramenta é usada se faz uma simulação de layout pós em design de fluxo semicustom??Obrigado, resposta em breve.
Prasad

 

[bastos4321]

Use hSim para fazer as simulações layout post.

Bastos

 

[p_shinde]

oi,

faz essa ferramenta tem a entrada GDSII?

obrigado,
Prasad

 

[tarkyss]

você deve extrair o netlist de você GDSII arquivo em primeiro lugar (estrela-rcxt pode fazer isso)
e simulação
ferramentas de um lote pode fazer isso
como nanosim de Synopsys

 

[p_shinde]

então o que é a diferença entre esta ea netlist netlist usado ao iniciar o projeto começou a partir PKS, DC como ferramentas ......

é que só o seu layout netlist post, então não haveria qualquer mudança no que gosta do que?netlist o mesmo layout post que damos para a verificação física?obrigado,
Prasad

 

[tarkyss]

Existem parâmetros RC no netlist

 

[TNMK]

você pode usar Synopys sim Nano para simulação de layout post.mas não é tão preciso quanto seu HSPICE

 

[spauls]

você está olhando para a simulação chip total ou algumas áreas específicas do chip?Adicionado após 22 segundos:você está olhando para a simulação chip total ou algumas áreas específicas do chip?

 

[p_shinde]

simulação completa de chip, é possível??obrigado,
Prasad

 

[tarkyss]

isso depende da dimensão do seu chip e aquilo que você deseja verificar.
simulação de layout post é muito lento

 

[p_shinde]

existe alguma ferramenta diferente para simulação de layout post??

 

[sp_sara]

Oi
você pode obter uma netlist verilog depois de layout e simular o comportamento de algumas ferramentas de simulação como ModelSim nclaunch.then e você tem que comparar com pós simulação síntese