Síntese Erro - Spartan 3E

Z

Zhane

Guest
Quando tentei RCL atribuir a todos da minha porta mapas RCL em top.prj ...Eu recebo um monte de erros e de aviso como segue:

Citação:

Leitura desenho: top.prj================================================== =======================

Compilação HDL * *

================================================== =======================

Compilando vhdl arquivo "D: / Xilinx / Projectos / TPM / sampling.vhd" na Biblioteca trabalho.

Arquitetura comportamental da entidade amostragem seja actualizada.

Compilando vhdl arquivo "D: / Xilinx / Projectos / TPM / clkmaker.vhd" na Biblioteca trabalho.

Arquitetura comportamental da entidade clkmaker é até à data.

Compilando vhdl arquivo "D: / Xilinx / Projectos / TPM / samplepack.vhd" na Biblioteca trabalho.

Arquitetura comportamental da entidade samplepack é até à data.

Compilando vhdl arquivo "D: / Xilinx / Projectos / TPM / transmitter.vhd" na Biblioteca trabalho.

Arquitetura txd_arch da Entidade transmissor seja actualizada.

Compilando vhdl arquivo "D: / Xilinx / Projectos / TPM / top.vhd" na Biblioteca trabalho.

Entidade <top> compilados.

Entidade <top> (Arquitetura <behavioral>) compilados.================================================== =======================

* Design Hierarquia Análise *

================================================== =======================

Analisando hierarquia para a entidade <top> na biblioteca <work> (arquitectura <behavioral>).Analisando hierarquia para a entidade <clkmaker> na biblioteca <work> (arquitectura <behavioral>).Analisando hierarquia para a entidade <samplepack> na biblioteca <work> (arquitectura <behavioral>).Analisando hierarquia para a entidade <transmitter> na biblioteca <work> (arquitectura <txd_arch>).Analisando hierarquia para a entidade <sampling> na biblioteca <work> (arquitectura <behavioral>).================================================== =======================

* Análise HDL *

================================================== =======================

Analisando Entidade <top> na biblioteca <work> (Arquitetura <behavioral>).

AVISO: Xst: 753 - "D: / Xilinx / Projectos / TPM / top.vhd" linha 86: desconexos porta de saída 'CLKIN_IBUFG_OUT' do componente 'clkmaker'.

AVISO: Xst: 753 - "D: / Xilinx / Projectos / TPM / top.vhd" linha 86: desconexos porta de saída 'LOCKED_OUT' do componente 'clkmaker'.

Entidade <top> analisados.
Unidade <top> gerada.Analisando Entidade <clkmaker> na biblioteca <work> (Arquitetura <behavioral>).

Definir utilizador-definido propriedade "Capacitância = DONT_CARE" por exemplo <CLKIN_IBUFG_INST> na unidade <clkmaker>.

Definir utilizador-definido propriedade "IBUF_DELAY_VALUE = 0" por exemplo <CLKIN_IBUFG_INST> na unidade <clkmaker>.

Definir utilizador-definido propriedade "IOSTANDARD = DEFAULT", por exemplo <CLKIN_IBUFG_INST> na unidade <clkmaker>.

Definir utilizador-definido propriedade "PHASE_SHIFT = 0" por exemplo <DCM_SP_INST> na unidade <clkmaker>.

Definir utilizador-definido propriedade "CLK_FEEDBACK = 1X", por exemplo <DCM_SP_INST> na unidade <clkmaker>.

Definir utilizador-definido propriedade "CLKDV_DIVIDE = 2,0000000000000000", por exemplo <DCM_SP_INST> na unidade <clkmaker>.

Definir utilizador-definido propriedade "CLKFX_DIVIDE = 1", por exemplo <DCM_SP_INST> na unidade <clkmaker>.

Definir utilizador-definido propriedade "CLKFX_MULTIPLY = 3", por exemplo <DCM_SP_INST> na unidade <clkmaker>.

Definir utilizador-definido propriedade "CLKIN_DIVIDE_BY_2 = FALSE", por exemplo <DCM_SP_INST> na unidade <clkmaker>.

Definir utilizador-definido propriedade "CLKIN_PERIOD = 30,3030000000000010" por exemplo <DCM_SP_INST> na unidade <clkmaker>.

Definir utilizador-definido propriedade "CLKOUT_PHASE_SHIFT = NENHUMA", por exemplo <DCM_SP_INST> na unidade <clkmaker>.

Definir utilizador-definido propriedade "DESKEW_ADJUST = SYSTEM_SYNCHRONOUS" por exemplo <DCM_SP_INST> na unidade <clkmaker>.

Definir utilizador-definido propriedade "DFS_FREQUENCY_MODE = baixo", por exemplo <DCM_SP_INST> na unidade <clkmaker>.

Definir utilizador-definido propriedade "DLL_FREQUENCY_MODE = baixo", por exemplo <DCM_SP_INST> na unidade <clkmaker>.

Definir utilizador-definido propriedade "DSS_MODE = NENHUMA", por exemplo <DCM_SP_INST> na unidade <clkmaker>.

Definir utilizador-definido propriedade "DUTY_CYCLE_CORRECTION = true", por exemplo <DCM_SP_INST> na unidade <clkmaker>.

Definir utilizador-definido propriedade "FACTORY_JF = C080", por exemplo <DCM_SP_INST> na unidade <clkmaker>.

Definir utilizador-definido propriedade "STARTUP_WAIT = FALSE", por exemplo <DCM_SP_INST> na unidade <clkmaker>.

Entidade <clkmaker> analisados.
Unidade <clkmaker> gerada.Analisando Entidade <samplepack> na biblioteca <work> (Arquitetura <behavioral>).

AVISO: Xst: 819 - "D: / Xilinx / Projectos / TPM / samplepack.vhd" linha 68: Os seguintes sinais são ausentes no processo sensibilidade lista:

statusrdy, samplecnt, samplebuff, rawcnt, rawbuff.

Entidade <samplepack> analisados.
Unidade <samplepack> gerada.Analisando Entidade <sampling> na biblioteca <work> (Arquitetura <behavioral>).

INFO: Xst: 1432 - Índice de <oldsample> array pode ser acessado com um índice negativo, provocando simulação mismatch.

INFO: Xst: 1433 - Índice de <oldsample> array pode ser acessado com um índice que ultrapassa tamanho do array.
Isso pode causar simulação mismatch.

AVISO: Xst: 790 - "D: / Xilinx / Projectos / TPM / sampling.vhd" linha 90: Índice valor (s) não corresponde à matriz gama, simulação mismatch.

AVISO: Xst: 790 - "D: / Xilinx / Projectos / TPM / sampling.vhd" linha 90: Índice valor (s) não corresponde à matriz gama, simulação mismatch.

AVISO: Xst: 790 - "D: / Xilinx / Projectos / TPM / sampling.vhd" linha 101: Índice valor (s) não corresponde à matriz gama, simulação mismatch.

INFO: Xst: 1432 - Índice de <oldsample> array pode ser acessado com um índice negativo, provocando simulação mismatch.

INFO: Xst: 1433 - Índice de <oldsample> array pode ser acessado com um índice que ultrapassa tamanho do array.
Isso pode causar simulação mismatch.

Entidade <sampling> analisados.
Unidade <sampling> gerada.Analisando Entidade <transmitter> na biblioteca <work> (Arquitetura <txd_arch>).

Entidade <transmitter> analisados.
Unidade <transmitter> gerada.================================================== =======================

HDL Synthesis * *

================================================== =======================Performing bidirecional porta resolução ...Síntese Unidade <transmitter>.

Relacionadas arquivo fonte é "D: / Xilinx / Projectos / TPM / transmitter.vhd".

AVISO: Xst: 2734 - Propriedade "use_dsp48" não é aplicável a esta tecnologia.

Encontrado 1-bit de sinal <busyTxD> registo.

Encontrado 1-bit de sinal <TxD> registo.

Encontrado 8-bit para registrar sinal <dataBuffer>.

Encontrado 26-bit up acumulador de sinal <phaseAcc>.

Encontrado 4-bit para registrar sinal <state>.

Encontrado 4-bit para o sinal componente <state$addsub0000> criada na linha 81.

Encontrado 4-bit greatequal comparador de sinal <state$cmp_ge0000> criado na linha 77.

Encontrado 4-bit lessequal comparador de sinal <state$cmp_le0000> criado na linha 77.

Encontrado 4 bits maior comparador de sinal <TxD$cmp_gt0000> criada na linha 77.

Encontrado 4 bits menos comparador de sinal <TxD$cmp_lt0000> criada na linha 77.

Resumo:

inferir 1 Acumulador (s).

inferidas 14 D-tipo flip-flop (s).

inferir adicionador 1 / Subtractor (s).

inferir 4 Comparator (s).

Unidade <transmitter> sintetizados.Síntese Unidade <sampling>.

Relacionadas arquivo fonte é "D: / Xilinx / Projectos / TPM / sampling.vhd".

AVISO: Xst: 647 - Entrada <input <6:4>> nunca é utilizado.

AVISO: Xst: 2734 - Propriedade "use_dsp48" não é aplicável a esta tecnologia.

AVISO: Xst: 2734 - Propriedade "use_dsp48" não é aplicável a esta tecnologia.

AVISO: Xst: 2734 - Propriedade "use_dsp48" não é aplicável a esta tecnologia.

Encontrado 1-bit de sinal <error> registo.

Encontrado 4-bit para registrar sinal <rawdata>.

Encontrado 4-bit para registrar sinal <sampleddata>.

Encontrado 1-bit de sinal <ready> registo.

Encontrado 4-bit 5 para 1 multiplexer de sinal <$ varindex0000> criada na linha 101.

Encontrado 2 bits adicionais para efectuar sinais <count$addsub0000> criada na linha 81.

Encontrado 32-bit 4-em-1 para o sinal multiplexer <count$mux0001> criada na linha 90.

Encontrado 2-bit adicional para sinal <count_0$addsub0000> criada na linha 81.

Encontrado 2 bits adicionais para efectuar sinais <count_0$addsub0002> criada na linha 81.

Encontrado 2-bit adicional para sinal <count_1$add0000> criada na linha 81.

Encontrado 2-bit adicional para sinal <count_1$addsub0000> criada na linha 81.

Encontrado 1-bit componente para realizar sinal <count_1$addsub0002> criada na linha 81.

Encontrado 2 bits adicionais para efectuar sinais <count_1$addsub0003> criada na linha 81.

Encontrado 4-bit comparador igual para sinal <count_1$cmp_eq0000> criada na linha 80.

Encontrado 2-bit adicional para sinal <count_2$add0001> criada na linha 81.

Encontrado 1-bit componente para realizar sinal <count_2$addsub0002> criada na linha 81.

Encontrado 2 bits adicionais para efectuar sinais <count_2$addsub0003> criada na linha 81.

Encontrado 4-bit comparador igual para sinal <count_2$cmp_eq0000> criada na linha 80.

Encontrado 4-bit comparador igual para sinal <count_2$cmp_eq0001> criada na linha 80.

Encontrado 2-bit adicional para sinal <count_3$addsub0001> criada na linha 81.

Encontrado 1-bit componente para realizar sinal <count_3$addsub0002> criada na linha 81.

Encontrado 4-bit comparador igual para sinal <count_3$cmp_eq0000> criada na linha 80.

Encontrado 4-bit comparador igual para sinal <count_3$cmp_eq0001> criada na linha 80.

Encontrado 4-bit comparador igual para sinal <count_3$cmp_eq0002> criada na linha 80.

Encontrado 32-bit up contador de sinal <counter>.

Encontrado maior comparador de 32 bits para sinal <index$cmp_gt0000> criado na linha 90.

Encontrado 3-bit maior comparador de sinal <index$cmp_gt0001> criada na linha 90.

Encontrado maior comparador de 32 bits para sinal <index$cmp_gt0002> criado na linha 90.

Encontrado 20-bit para registrar sinal <oldsample>.

Resumo:

inferir 1 Contador (s).

inferidas 30 D-tipo flip-flop (s).

inferidas 12 adicionador / Subtractor (s).

inferir 9 Comparator (s).

inferidas 36 Multiplexer (s).

Unidade <sampling> sintetizados.Síntese Unidade <clkmaker>.

Relacionadas arquivo fonte é "D: / Xilinx / Projectos / TPM / clkmaker.vhd".

Unidade <clkmaker> sintetizados.Síntese Unidade <samplepack>.

Relacionadas arquivo fonte é "D: / Xilinx / Projectos / TPM / samplepack.vhd".

AVISO: Xst: 646 - Sinal <statuserror> é atribuído, mas nunca utilizado.

AVISO: Xst: 737 - Encontrado 1-bit de sinal <OUTPUTRAW_5> trinco.

AVISO: Xst: 737 - Encontrado 1-bit de sinal <OUTPUTRAW_6> trinco.

AVISO: Xst: 737 - Encontrado 1-bit de sinal <OUTPUTRAW_7> trinco.

AVISO: Xst: 737 - Encontrado 1-bit de sinal <samplecnt> trinco.

AVISO: Xst: 737 - Encontrado 1-bit de sinal <OUTPUTSAM_0> trinco.

AVISO: Xst: 737 - Encontrado 1-bit de sinal <OUTPUTSAM_1> trinco.

AVISO: Xst: 737 - Encontrado 1-bit de sinal <OUTPUTSAM_2> trinco.

AVISO: Xst: 737 - Encontrado 1-bit de sinal <OUTPUTSAM_3> trinco.

AVISO: Xst: 737 - Encontrado 1-bit de sinal <OUTPUTSAM_4> trinco.

AVISO: Xst: 737 - Encontrado 1-bit de sinal <OUTPUTSAM_5> trinco.

AVISO: Xst: 737 - Encontrado 1-bit de sinal <OUTPUTSAM_6> trinco.

AVISO: Xst: 737 - Encontrado 1-bit de sinal <OUTPUTSAM_7> trinco.

AVISO: Xst: 737 - Encontrado 1-bit de sinal <SREADY> trinco.

AVISO: Xst: 737 - Encontrado 1-bit de sinal <OUTPUTRAW_0> trinco.

AVISO: Xst: 737 - Encontrado 1-bit de sinal <OUTPUTRAW_1> trinco.

AVISO: Xst: 737 - Encontrado 1-bit de sinal <OUTPUTRAW_2> trinco.

AVISO: Xst: 737 - Encontrado 1-bit de sinal <OUTPUTRAW_3> trinco.

AVISO: Xst: 737 - Encontrado 1-bit de sinal <OUTPUTRAW_4> trinco.

Unidade <samplepack> sintetizados.Síntese Unidade <top>.

Relacionadas arquivo fonte é "D: / Xilinx / Projectos / TPM / top.vhd".

AVISO: Xst: 647 - Entrada <RxD> nunca é utilizado.

AVISO: Xst: 1780 - Sinal <idleRxD> nunca é utilizado ou atribuídos.

AVISO: Xst: 1780 - Sinal <startTxD> nunca é utilizado ou atribuídos.

AVISO: Xst: 646 - Sinal <busyTxD> é atribuído, mas nunca utilizado.

AVISO: Xst: 646 - Sinal <SAMPLECLK> é atribuído, mas nunca utilizado.

AVISO: Xst: 646 - Sinal <CLKCLK> é atribuído, mas nunca utilizado.

AVISO: Xst: 646 - Sinal <RREADY> é atribuído, mas nunca utilizado.

AVISO: Xst: 646 - Sinal <SREADY> é atribuído, mas nunca utilizado.

AVISO: Xst: 646 - Sinal <BUFFERRAW> é atribuído, mas nunca utilizado.

AVISO: Xst: 653 - Sinal <ready> é usado, mas nunca atribuído.
Amarrado ao valor 0.

AVISO: Xst: 646 - Sinal <BUFFERSAM> é atribuído, mas nunca utilizado.

AVISO: Xst: 653 - Sinal <data> é usado, mas nunca atribuído.
Amarrado ao valor 00000000.

Unidade <top> sintetizados.================================================== =======================

HDL Relatório de SínteseMacro Estatísticas

# Adicionais / Subtractors: 13

1-bit componente realizar: 3

2-bit componente: 5

2-bit componente realizar: 4

4-bit componente: 1

# Counters: 1

32-bit-se contra: 1

# Acumuladores: 1

26-bit up acumulador: 1

# Registos: 13

1-bit registo: 4

4-bit registo: 8

8-bit registo: 1

# Fechos: 18

1-bit trinco: 18

# Comparadores: 13

3-bit comparador maior: 1

32-bit maior comparador: 2

4-bit comparador igual: 6

4-bit comparador greatequal: 1

4-bit comparador maior: 1

4-bit menos comparador: 1

4-bit comparador lessequal: 1

# Multiplexadores: 2

32-bit 4-em-1 multiplexer: 1

4-bit 5 para 1 multiplexer: 1================================================== ========================================================================= =======================

* Advanced HDL Synthesis *

================================================== =======================Carregando Rf_Device dispositivo para aplicação a partir do arquivo'3 s500e.nph 'no ambiente D: \ Xilinx.

AVISO: Xst: 1710 - FF / Trava <dataBuffer_0> (init sem valor), tem um valor constante de 0 no bloco <TxD_portmap>.

AVISO: Xst: 1710 - FF / Trava <dataBuffer_1> (init sem valor), tem um valor constante de 0 no bloco <TxD_portmap>.

AVISO: Xst: 1710 - FF / Trava <dataBuffer_2> (init sem valor), tem um valor constante de 0 no bloco <TxD_portmap>.

AVISO: Xst: 1710 - FF / Trava <dataBuffer_3> (init sem valor), tem um valor constante de 0 no bloco <TxD_portmap>.

AVISO: Xst: 1710 - FF / Trava <dataBuffer_4> (init sem valor), tem um valor constante de 0 no bloco <TxD_portmap>.

AVISO: Xst: 1710 - FF / Trava <dataBuffer_5> (init sem valor), tem um valor constante de 0 no bloco <TxD_portmap>.

AVISO: Xst: 1710 - FF / Trava <dataBuffer_6> (init sem valor), tem um valor constante de 0 no bloco <TxD_portmap>.

AVISO: Xst: 1710 - FF / Trava <dataBuffer_7> (init sem valor), tem um valor constante de 0 no bloco <TxD_portmap>.

AVISO: Xst: 2677 - Nó <ready> do tipo sequencial é alheio em bloco <Inst_sampling>.

AVISO: Xst: 2677 - Nó <rawdata_0> do tipo sequencial é alheio em bloco <Inst_sampling>.

AVISO: Xst: 2677 - Nó <rawdata_1> do tipo sequencial é alheio em bloco <Inst_sampling>.

AVISO: Xst: 2677 - Nó <rawdata_2> do tipo sequencial é alheio em bloco <Inst_sampling>.

AVISO: Xst: 2677 - Nó <rawdata_3> do tipo sequencial é alheio em bloco <Inst_sampling>.

AVISO: Xst: 2677 - Nó <error> do tipo sequencial é alheio em bloco <Inst_sampling>.

AVISO: Xst: 2677 - Nó <sampleddata_0> do tipo sequencial é alheio em bloco <Inst_sampling>.

AVISO: Xst: 2677 - Nó <sampleddata_1> do tipo sequencial é alheio em bloco <Inst_sampling>.

AVISO: Xst: 2677 - Nó <sampleddata_2> do tipo sequencial é alheio em bloco <Inst_sampling>.

AVISO: Xst: 2677 - Nó <sampleddata_3> do tipo sequencial é alheio em bloco <Inst_sampling>.

AVISO: Xst: 2677 - Nó <busyTxD> do tipo sequencial é alheio em bloco <TxD_portmap>.================================================== =======================

Advanced HDL Relatório de SínteseMacro Estatísticas

# Adicionais / Subtractors: 13

1-bit componente realizar: 3

2-bit componente: 5

2-bit componente realizar: 4

4-bit componente: 1

# Counters: 1

32-bit-se contra: 1

# Acumuladores: 1

26-bit up acumulador: 1

# Registos: 44

Flip-flops: 44

# Fechos: 18

1-bit trinco: 18

# Comparadores: 13

3-bit comparador maior: 1

32-bit maior comparador: 2

4-bit comparador igual: 6

4-bit comparador greatequal: 1

4-bit comparador maior: 1

4-bit menos comparador: 1

4-bit comparador lessequal: 1

# Multiplexadores: 2

32-bit 4-em-1 multiplexer: 1

4-bit 5 para 1 multiplexer: 1================================================== ========================================================================= =======================

* Baixo Nível de Síntese *

================================================== =======================

INFO: Xst: 2261 - O FF / Trava <dataBuffer_0> na Unidade <transmitter> é equivalente ao seguinte FFS 7 / Fechos, que serão removidas: <dataBuffer_1> <dataBuffer_2> <dataBuffer_3> <dataBuffer_4> <dataBuffer_5> <dataBuffer_6 > <dataBuffer_7>

AVISO: Xst: 1710 - FF / Trava <dataBuffer_0> (init sem valor), tem um valor constante de 0 no bloco <transmitter>.

AVISO: Xst: 2677 - Nó <oldsample_4_0> do tipo sequencial é alheio em bloco <sampling>.

AVISO: Xst: 2677 - Nó <oldsample_4_1> do tipo sequencial é alheio em bloco <sampling>.

AVISO: Xst: 2677 - Nó <oldsample_4_2> do tipo sequencial é alheio em bloco <sampling>.

AVISO: Xst: 2677 - Nó <oldsample_4_3> do tipo sequencial é alheio em bloco <sampling>.

AVISO: Xst: 2170 - Unidade samplepack: o sinal seguinte (s) forma uma combinatória loop: RREADY.

AVISO: Xst: 2016 - Encontrado um loop quando procurar fonte relógio na porta '_n0000: _n0000'

Último aviso será emitida apenas uma vez.Otimizando unidade <top> ...Otimizando unidade <transmitter> ...Otimizando unidade <sampling> ...Otimizando unidade <samplepack> ...

AVISO: Xst: 2677 - Nó <TxD_portmap/busyTxD> do tipo sequencial é alheio em bloco <top>.

AVISO: Xst: 2677 - Nó <Inst_samplepack/Inst_sampling/ready> do tipo sequencial é alheio em bloco <top>.

AVISO: Xst: 2677 - Nó <Inst_samplepack/Inst_sampling/rawdata_0> do tipo sequencial é alheio em bloco <top>.

AVISO: Xst: 2677 - Nó <Inst_samplepack/Inst_sampling/rawdata_1> do tipo sequencial é alheio em bloco <top>.

AVISO: Xst: 2677 - Nó <Inst_samplepack/Inst_sampling/rawdata_2> do tipo sequencial é alheio em bloco <top>.

AVISO: Xst: 2677 - Nó <Inst_samplepack/Inst_sampling/rawdata_3> do tipo sequencial é alheio em bloco <top>.

AVISO: Xst: 2677 - Nó <Inst_samplepack/Inst_sampling/error> do tipo sequencial é alheio em bloco <top>.

AVISO: Xst: 2677 - Nó <Inst_samplepack/Inst_sampling/oldsample_3_0> do tipo sequencial é alheio em bloco <top>.

AVISO: Xst: 2677 - Nó <Inst_samplepack/Inst_sampling/oldsample_3_1> do tipo sequencial é alheio em bloco <top>.

AVISO: Xst: 2677 - Nó <Inst_samplepack/Inst_sampling/oldsample_3_2> do tipo sequencial é alheio em bloco <top>.

AVISO: Xst: 2677 - Nó <Inst_samplepack/Inst_sampling/oldsample_3_3> do tipo sequencial é alheio em bloco <top>.

AVISO: Xst: 2677 - Nó <Inst_samplepack/Inst_sampling/oldsample_2_0> do tipo sequencial é alheio em bloco <top>.

AVISO: Xst: 2677 - Nó <Inst_samplepack/Inst_sampling/oldsample_2_1> do tipo sequencial é alheio em bloco <top>.

AVISO: Xst: 2677 - Nó <Inst_samplepack/Inst_sampling/oldsample_2_2> do tipo sequencial é alheio em bloco <top>.

AVISO: Xst: 2677 - Nó <Inst_samplepack/Inst_sampling/oldsample_2_3> do tipo sequencial é alheio em bloco <top>.

AVISO: Xst: 2677 - Nó <Inst_samplepack/Inst_sampling/oldsample_1_0> do tipo sequencial é alheio em bloco <top>.

AVISO: Xst: 2677 - Nó <Inst_samplepack/Inst_sampling/oldsample_1_1> do tipo sequencial é alheio em bloco <top>.

AVISO: Xst: 2677 - Nó <Inst_samplepack/Inst_sampling/oldsample_1_2> do tipo sequencial é alheio em bloco <top>.

AVISO: Xst: 2677 - Nó <Inst_samplepack/Inst_sampling/oldsample_1_3> do tipo sequencial é alheio em bloco <top>.

AVISO: Xst: 2677 - Nó <Inst_samplepack/Inst_sampling/oldsample_0_0> do tipo sequencial é alheio em bloco <top>.

AVISO: Xst: 2677 - Nó <Inst_samplepack/Inst_sampling/oldsample_0_1> do tipo sequencial é alheio em bloco <top>.

AVISO: Xst: 2677 - Nó <Inst_samplepack/Inst_sampling/oldsample_0_2> do tipo sequencial é alheio em bloco <top>.

AVISO: Xst: 2677 - Nó <Inst_samplepack/Inst_sampling/oldsample_0_3> do tipo sequencial é alheio em bloco <top>.

AVISO: Xst: 2677 - Nó <Inst_samplepack/Inst_sampling/sampleddata_0> do tipo sequencial é alheio em bloco <top>.

AVISO: Xst: 2677 - Nó <Inst_samplepack/Inst_sampling/sampleddata_1> do tipo sequencial é alheio em bloco <top>.

AVISO: Xst: 2677 - Nó <Inst_samplepack/Inst_sampling/sampleddata_2> do tipo sequencial é alheio em bloco <top>.

AVISO: Xst: 2677 - Nó <Inst_samplepack/Inst_sampling/sampleddata_3> do tipo sequencial é alheio em bloco <top>.

AVISO: Xst: 2677 - Nó <Inst_samplepack/Inst_sampling/counter_0> do tipo sequencial é alheio em bloco <top>.

AVISO: Xst: 2677 - Nó <Inst_samplepack/Inst_sampling/counter_1> do tipo sequencial é alheio em bloco <top>.

AVISO: Xst: 2677 - Nó <Inst_samplepack/Inst_sampling/counter_2> do tipo sequencial é alheio em bloco <top>.

AVISO: Xst: 2677 - Nó <Inst_samplepack/Inst_sampling/counter_3> do tipo sequencial é alheio em bloco <top>.

AVISO: Xst: 2677 - Nó <Inst_samplepack/Inst_sampling/counter_4> do tipo sequencial é alheio em bloco <top>.

AVISO: Xst: 2677 - Nó <Inst_samplepack/Inst_sampling/counter_5> do tipo sequencial é alheio em bloco <top>.

AVISO: Xst: 2677 - Nó <Inst_samplepack/Inst_sampling/counter_6> do tipo sequencial é alheio em bloco <top>.

AVISO: Xst: 2677 - Nó <Inst_samplepack/Inst_sampling/counter_7> do tipo sequencial é alheio em bloco <top>.

AVISO: Xst: 2677 - Nó <Inst_samplepack/Inst_sampling/counter_8> do tipo sequencial é alheio em bloco <top>.

AVISO: Xst: 2677 - Nó <Inst_samplepack/Inst_sampling/counter_9> do tipo sequencial é alheio em bloco <top>.

AVISO: Xst: 2677 - Nó <Inst_samplepack/Inst_sampling/counter_10> do tipo sequencial é alheio em bloco <top>.

AVISO: Xst: 2677 - Nó <Inst_samplepack/Inst_sampling/counter_11> do tipo sequencial é alheio em bloco <top>.

AVISO: Xst: 2677 - Nó <Inst_samplepack/Inst_sampling/counter_12> do tipo sequencial é alheio em bloco <top>.

AVISO: Xst: 2677 - Nó <Inst_samplepack/Inst_sampling/counter_13> do tipo sequencial é alheio em bloco <top>.

AVISO: Xst: 2677 - Nó <Inst_samplepack/Inst_sampling/counter_14> do tipo sequencial é alheio em bloco <top>.

AVISO: Xst: 2677 - Nó <Inst_samplepack/Inst_sampling/counter_15> do tipo sequencial é alheio em bloco <top>.

AVISO: Xst: 2677 - Nó <Inst_samplepack/Inst_sampling/counter_16> do tipo sequencial é alheio em bloco <top>.

AVISO: Xst: 2677 - Nó <Inst_samplepack/Inst_sampling/counter_17> do tipo sequencial é alheio em bloco <top>.

AVISO: Xst: 2677 - Nó <Inst_samplepack/Inst_sampling/counter_18> do tipo sequencial é alheio em bloco <top>.

AVISO: Xst: 2677 - Nó <Inst_samplepack/Inst_sampling/counter_19> do tipo sequencial é alheio em bloco <top>.

AVISO: Xst: 2677 - Nó <Inst_samplepack/Inst_sampling/counter_20> do tipo sequencial é alheio em bloco <top>.

AVISO: Xst: 2677 - Nó <Inst_samplepack/Inst_sampling/counter_21> do tipo sequencial é alheio em bloco <top>.

AVISO: Xst: 2677 - Nó <Inst_samplepack/Inst_sampling/counter_22> do tipo sequencial é alheio em bloco <top>.

AVISO: Xst: 2677 - Nó <Inst_samplepack/Inst_sampling/counter_23> do tipo sequencial é alheio em bloco <top>.

AVISO: Xst: 2677 - Nó <Inst_samplepack/Inst_sampling/counter_24> do tipo sequencial é alheio em bloco <top>.

AVISO: Xst: 2677 - Nó <Inst_samplepack/Inst_sampling/counter_25> do tipo sequencial é alheio em bloco <top>.

AVISO: Xst: 2677 - Nó <Inst_samplepack/Inst_sampling/counter_26> do tipo sequencial é alheio em bloco <top>.

AVISO: Xst: 2677 - Nó <Inst_samplepack/Inst_sampling/counter_27> do tipo sequencial é alheio em bloco <top>.

AVISO: Xst: 2677 - Nó <Inst_samplepack/Inst_sampling/counter_28> do tipo sequencial é alheio em bloco <top>.

AVISO: Xst: 2677 - Nó <Inst_samplepack/Inst_sampling/counter_29> do tipo sequencial é alheio em bloco <top>.

AVISO: Xst: 2677 - Nó <Inst_samplepack/Inst_sampling/counter_30> do tipo sequencial é alheio em bloco <top>.

AVISO: Xst: 2677 - Nó <Inst_samplepack/Inst_sampling/counter_31> do tipo sequencial é alheio em bloco <top>.

AVISO: Xst: 2677 - Nó <Inst_samplepack/OUTPUTRAW_5> do tipo sequencial é alheio em bloco <top>.

AVISO: Xst: 2677 - Nó <Inst_samplepack/OUTPUTRAW_6> do tipo sequencial é alheio em bloco <top>.

AVISO: Xst: 2677 - Nó <Inst_samplepack/OUTPUTRAW_7> do tipo sequencial é alheio em bloco <top>.

AVISO: Xst: 2677 - Nó <Inst_samplepack/OUTPUTRAW_4> do tipo sequencial é alheio em bloco <top>.

AVISO: Xst: 2677 - Nó <Inst_samplepack/samplecnt> do tipo sequencial é alheio em bloco <top>.

AVISO: Xst: 2677 - Nó <Inst_samplepack/SREADY> do tipo sequencial é alheio em bloco <top>.

AVISO: Xst: 2677 - Nó <Inst_samplepack/OUTPUTRAW_0> do tipo sequencial é alheio em bloco <top>.

AVISO: Xst: 2677 - Nó <Inst_samplepack/OUTPUTRAW_1> do tipo sequencial é alheio em bloco <top>.

AVISO: Xst: 2677 - Nó <Inst_samplepack/OUTPUTRAW_2> do tipo sequencial é alheio em bloco <top>.

AVISO: Xst: 2677 - Nó <Inst_samplepack/OUTPUTRAW_3> do tipo sequencial é alheio em bloco <top>.

AVISO: Xst: 2677 - Nó <Inst_samplepack/OUTPUTSAM_0> do tipo sequencial é alheio em bloco <top>.

AVISO: Xst: 2677 - Nó <Inst_samplepack/OUTPUTSAM_1> do tipo sequencial é alheio em bloco <top>.

AVISO: Xst: 2677 - Nó <Inst_samplepack/OUTPUTSAM_2> do tipo sequencial é alheio em bloco <top>.

AVISO: Xst: 2677 - Nó <Inst_samplepack/OUTPUTSAM_3> do tipo sequencial é alheio em bloco <top>.

AVISO: Xst: 2677 - Nó <Inst_samplepack/OUTPUTSAM_4> do tipo sequencial é alheio em bloco <top>.

AVISO: Xst: 2677 - Nó <Inst_samplepack/OUTPUTSAM_5> do tipo sequencial é alheio em bloco <top>.

AVISO: Xst: 2677 - Nó <Inst_samplepack/OUTPUTSAM_6> do tipo sequencial é alheio em bloco <top>.

AVISO: Xst: 2677 - Nó <Inst_samplepack/OUTPUTSAM_7> do tipo sequencial é alheio em bloco <top>.Mapeando todas as equações ...

ERRO: Xst: 2035 - Porto <CLK> tem ligação clandestina.
Porta de entrada está ligado à memória e seguintes portos:

Porto <C> do nó <TxD_portmap/phaseAcc_0> (FD) em unidade <top>

Porto <C> do nó <TxD_portmap/phaseAcc_1> (FD) em unidade <top>

Porto <C> do nó <TxD_portmap/phaseAcc_2> (FD) em unidade <top>

Porto <C> do nó <TxD_portmap/phaseAcc_3> (FD) em unidade <top>

Porto <C> do nó <TxD_portmap/phaseAcc_4> (FD) em unidade <top>

Porto <C> do nó <TxD_portmap/phaseAcc_5> (FD) em unidade <top>

Porto <C> do nó <TxD_portmap/phaseAcc_6> (FD) em unidade <top>

Porto <C> do nó <TxD_portmap/phaseAcc_7> (FD) em unidade <top>

Porto <C> do nó <TxD_portmap/phaseAcc_8> (FD) em unidade <top>

Porto <C> do nó <TxD_portmap/phaseAcc_9> (FD) em unidade <top>

Porto <C> do nó <TxD_portmap/phaseAcc_10> (FD) em unidade <top>

Porto <C> do nó <TxD_portmap/phaseAcc_11> (FD) em unidade <top>

Porto <C> do nó <TxD_portmap/phaseAcc_12> (FD) em unidade <top>

Porto <C> do nó <TxD_portmap/phaseAcc_13> (FD) em unidade <top>

Porto <C> do nó <TxD_portmap/phaseAcc_14> (FD) em unidade <top>

Porto <C> do nó <TxD_portmap/phaseAcc_15> (FD) em unidade <top>

Porto <C> do nó <TxD_portmap/phaseAcc_16> (FD) em unidade <top>

Porto <C> do nó <TxD_portmap/phaseAcc_17> (FD) em unidade <top>

Porto <C> do nó <TxD_portmap/phaseAcc_18> (FD) em unidade <top>

Porto <C> do nó <TxD_portmap/phaseAcc_19> (FD) em unidade <top>

Porto <C> do nó <TxD_portmap/phaseAcc_20> (FD) em unidade <top>

Porto <C> do nó <TxD_portmap/phaseAcc_21> (FD) em unidade <top>

Porto <C> do nó <TxD_portmap/phaseAcc_22> (FD) em unidade <top>

Porto <C> do nó <TxD_portmap/phaseAcc_23> (FD) em unidade <top>

Porto <C> do nó <TxD_portmap/phaseAcc_24> (FD) em unidade <top>

Porto <C> do nó <TxD_portmap/phaseAcc_25> (FD) em unidade <top>

CPU: 11,52 / 11,67 s | Elapsed: 12,00 / 12,00 s->Total uso de memória é 163860 kilobytesNúmero de erros: 1 (0 filtrada)

Número de Advertências: 144 (0 filtrada)

Número de infos: 5 (0 filtrada)Process "Sintetizar" falhou
 
VHDL não sei muito bem, mas com base no seu código,
você tem alguns módulos como clkmaker, samplepack, eo transmissor.

tiver ligado a entrada "RCL" para todos deste módulo.isso deve ser belo, mas, uma vez que "RCL" está ligado a clkmaker, que é ligado a um IBUFG,
o que é ilegal para ligar para u "RCL" para outro módulo ou FF.

se você quiser outro módulo executando na mesma frequência de "RCL", ligue "CLK0_OUT" a partir do clkmaker para outro módulo.

isto deve resolver o seu sintetizar erro.

 
Obrigado, Im capaz de sintetizá-la.Mas
eu ainda
estou recebendo de todos os avisos.

Parece que a maior parte da advertência vem deste arquivo do meu codificação ..algo sobre o índice de oldsample e conte
isnt razão.Eu
tenho minha cabeça rachada sobre ele e cant parecem ser capazes de encontrar alguma coisa errada com ele a sério.

Alguma idéia o que eu posso fazer?

Citação:

-------------------------------------------------- ---------------------------------------------------------------------------------- --------------------------------

library IEEE;

utilização IEEE.STD_LOGIC_1164.ALL;

utilização IEEE.STD_LOGIC_ARITH.ALL;

utilização IEEE.STD_LOGIC_UNSIGNED.ALL;---- Descomente a seguinte declaração biblioteca se instantiating

---- Qualquer Xilinx primitivos neste código.

- biblioteca UNISIM;

- utilização UNISIM.VComponents.all;entidade de amostragem é

Porta (RCL: em STD_LOGIC;

input : in STD_LOGIC_VECTOR (6 downto 0); -- input channels
sampleddata : out STD_LOGIC_VECTOR(3 downto 0); -- processed data(nibble)
rawdata: OUT STD_LOGIC_VECTOR(3 downto 0); -- raw data(nibble)

-- sampleddat0 : out STD_LOGIC_VECTOR(3 downto 0);
-- sampleddat1 : out STD_LOGIC_VECTOR(3 downto 0);
-- sampleddat2 : out STD_LOGIC_VECTOR(3 downto 0);
-- sampleddat3 : out STD_LOGIC_VECTOR(3 downto 0);
error : out std_logic ; -- indicate when sampled data is all different
ready: OUT std_logic -- indicate data sampled is ready
);

end sampling;

architecture Behavioral of sampling is

subtype data is std_logic_vector(3 downto 0);
type samplearray is array(4 downto 0) of data;
signal oldsample: samplearray; signal counter: integer:=0;
type vec is array(3 downto 0) of integer; começo

-- use constants of external clk to calculate sampling rate. por exemplo.
how many samples per real clock
-- put counter in process to count. if majority of them is A, then A is the value

process(CLK)

variable index : integer:=0;
variable count: vec:=(0,0,0,0);

começo

--count(0):=0;count(1):=0;count(2):=0;count(3):=0;

if rising_edge(CLK) then oldsample(counter)<=input(3 downto 0);
rawdata<=input(3 downto 0);

counter<=counter 1;
if (counter=4) then
-- store inputs, count no. of occurences
for n in 0 to 3 loop
for m in 0 to 3 loop
if(oldsample(n)=oldsample(m)) then
count(n):=count(n) 1; -- at least 1 coz will
-- ownself = ownself
end if;

fim loop;

fim loop;----- check for repeated most frequently, return index ----
index :=0;
for i in 0 to 3 loop
if( count(i)>count(index) ) then
index := i;
end if;

fim loop;

----- check if all different --------------------
if( count(0)=1 and count(1)=1 and count(2)=1 and count(3)=1) then
error<='1'; -- if all different error
end if;

------------------------------------------------sampleddata<=oldsample(index); -- output most frequent

ready<='1';
counter <= 0;
diferente

ready<='0';
error<='0';
end if;-- sampleddat0<=oldsample(0);
-- sampleddat1<=oldsample(1);
-- sampleddat2<=oldsample(2);
-- sampleddat3<=oldsample(3);

end if;processo final;end Behavioral;
 
for all your warning, it should due to you did not connect the output signal at top level, for example:
WARNING:Xst:2677 - Node <Inst_samplepack/OUTPUTSAM_*> of sequential type is unconnected in block <top>.

refer to your top line 43 and 102, u did not connect the buffersam in top and this will give you a warning shown above. please check your code and make sure it pass the simulation stage.

you may show the detail of your UCF files here.
but for my guess u try this

INST "Inst_clkmaker/DCM_SP_INST" .......
 
Desculpe, mas você precisa de login para ver esta penhora

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top