resultado do IC Cadence e cálculo da mão

W

wesspower

Guest
Para todos os especialistas: Eu tenho problema com ID (corrente de dreno) de NMOS, eu coloquei o transistor mos em sab modo, a conexão é muito simples, VDD liga para drenar, Gnd conecta a fonte, e aplicar 2 volts no portão. Eu uso o Id equação = (Kp / 2) (W / L) (Vgs-Vt) ^ 2 * (1 + lamba * Vds), mas o resultado do cálculo da mão é diferente com o resultado que eu tenho de Artista analógico Cadence. Será que algum corpo por favor, explique por que e como obter o valor real ID por cálculo mão. O modelo especiaria é o modelo 1. Agradecemos antecipadamente
 
Eu não entendi do seu post - estão usando especiarias nível 1 em Cadence?
 
Isso pode depender de seu comprimento do canal. Se o seu comprimento de canal ou seja, não é muito curta dizer acima 1u seu modelo deve funcionar, além de que eu duvido que a validade das equações que o modelo de uma toma.
 
Apenas certifique-se que seu valor de kp , vt e lamda , é correto, estes podem ser obtidos a partir do arquivo modelo de tecnologia. Eu tenho feito com sucesso cálculos manuais utilizando a tecnologia TSMC 0.18um, para cálculos de minha mão, eu nem sequer precisa usar o termo lambda eo resultado foi previsível no simulador. - Jayson
 
Nas fórmulas, alguns parâmetros tais como technolgical lambda, Vt etc, são realmente polarização dependente. Então cálculos manuais podem diferir de modo algum iterativo manipulações deve ser feito. Nos livros de texto de todos os parâmetros estão a ser assumida constante, mas ut não é verdade ... Para calcular por sometim mão torna-se muito tedioso ...
 
Obrigado pelas repliers. Aqui está mais informações sobre o meu problema eu uso specture da Cadence, o modelo é uma especiaria, o valor é VTO = 1, lamnba = 0,01, Kp = 16u, a W / L são 1.61u 5 volts aplicar diretamente a drenagem, a fonte está ligada a GND, e 2 volts aplica a porta. Corpo está ligado com o solo. a partir da equação no primeiro post, eu tenho Id = 8uA, mas em specture da Cadence, eu tenho mais de 1mA para identificação. Qual foi o problema? É a minha equação errado? Obrigado
 
Eu realmente não entendo como você pode obter corrente 8u de seus cálculos. Eu estou ficando em torno 13.5u A partir de cálculos manuais usando suas equações. É a sua relação W / L ou 1,6 é W = 1.6u e L = 1.6u. E, finalmente, em Cadence, é o transistor em saturação? Só mais uma coisa pequena, tentar colocar uma fonte atual de cerca de 8u sobre a fuga e, em seguida, tentar obter o transistor em saturação. O que é a tecnologia de seu processo? Por favor, verifique se os seus transistores podem operar em um V 5 na fuga ......
 
A largura é 1.61u, eo comprimento é 1.61u. Vdd é de 5 volts. , A partir do cálculo da mão, eu tenho ID é sobre 8u A, mas em specture Cadence, eu tenho ID vaule acabou 1mA. a tecnologia é 1.6u.
 
Você pode repetir o experimento com um dispositivo de maior largura? Eu não tenho certeza do resultado de 1 mA. Ela só pode ocorrer quando o RDS é de cerca de 5K ohm, que eu acho que não é correto ..
 
Repito a simulação com maior do que 1.61u, então o id é droping tão rapidamente! quando eu definir a largura e comprimento são 2u, então o valor ID é 80U .... Eu não entendo muito bem por que isso está acontecendo assim. ! Por favor, me ajude a entender.
 
Oi: É melhor você verificar a opção de tecnologia é corretamente escolhida na cadência. Isso significa que a instância dos NMOS desta tecnologia deve permitir a operação de 5V. Você pode usar 0.35um, 0.5um ou maior tecnologia, mas você não pode usar 0.25um, 0.18um ou menos. J
 
Eu não tentar calcular o atual, mas 1mA é um pouco alto. Aqui está o que você pode fazer. Manter as mesmas conexões e VGS = 2v, mas fazer uma varredura DC ou transitória da tensão da fonte de drenagem - em vez de Vdd fixo, varrer esta tensão. Desenham o atual vs Vds e você vai ter a característica de saída do transistor. Veja se ele já atinge 1 milhão por e se isso acontecer, onde e por quê.
 
Eu fiz a análise DC. Acredito que 1,6 é a tecnologia que eu uso. porque eu não posso ir mais baixo do que 1,61 em W e L, se eu tecla em menor ou igual a 1,6, o simulador mostrará o erro. Os arquivos de modelo que eu uso para a simulação como abaixo simulador lang = especiarias. Modelo NMOS NMOS + nível = 1 VTO = 1 kp = 16u gama = 1,3 lambda = 0,01 + phi = 0,7 pb = 0,80 mj = 0,5 = 0,3 mjsw cgbo = 200p cgso = 350p cgdo = 350p + cj = 300U CJSW = 500P ld = 0.8u tox = 80N. modelo PMOS PMOS nível + = 1 VTO = -1 kp = 8u gama = 0,6 lambda = 0,02 + phi = 0,6 pb = 0,50 mj = 0,5 mjsw = 0,25 cgbo = 200p cgso = 350p cgdo = 350p + cj = 150U CJSW = 400p ld = 0.8u tox = 80n
 
Desculpe, gente, eu finalmente entendo o transistor mos agora, porque Leff = L - 2 * ld. , O modelo na minha ld é muito grande.
 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top