relógio diferente entre síntese e P & R

[ls000rhb]

i pode síntese do netlist usando um relógio mais freqüentes e P & R, utilizando um clock mais baixo frequrent? este método é eficaz?

 

[eda_wiz]

Sim, pode.Mas se u usar uma freqüência muito alta as células std será convertida unecessarly e resultará em maior área / potência para o projeto ..Normalmente, para a síntese prelayout 10% overconstrained relógio é usado.
Última edição por eda_wiz em 27 Mar 2006 16:26, editado 1 vez no total

 

[omid219]

Sim, você pode fazê-lo.Ele faz o trabalho para a P & R ferramenta mais fácil quando você está fazendo um calendário dirigido roteamento.Mas lembre-se, se você definir a freqüência de clock muito superior ao clock real, isso pode causar resultados ineficientes em relação ao poder e domínio.Então, basta definir uma margem aceitável para o relógio e fazer a síntese com base nele.

ooops, Parece que quando eu estava digitando a resposta, Wizkid respondeu rápido.Graças a wizkid.

<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Sorrir" border="0" />

 

[beckchm]

Sim.
Se você definir a freqüência de clock muito superior, que podem causar resultados ineficientes em relação ao poder e domínio.
Assim, você pode definir um pequeno valor superior ao clock real.
cerca de 10% maior.