V
vino_2007ece@yahoo.co.in
Guest
Eu sou Vinoth, Concluído SER-ECE no ano de 2007. Estou tendo 3 anos de experiência na área de FPGA / ASIC-RTL Design e Verificação. Forte conhecimento em VHDL e eletrônica digital. Eu tenho tido 3,6 anos de experiência no campo FPGA (RTL design). Eu estou procurando trabalho de design FPGA (RTL). Existe alguma abertura me avise