K
kalyansrinivas
Guest
Olá amigos
Eu só mudou a partir de VHDL Verilog. In i vhdl apenas incluir meu UNISIM, simprim, Xilix-lib núcleo usando o comando simples
BIBLIOTECA SIMPRIM;
USO SIMPRIM.COMPONENTS.ALL
para o meu projeto.Eu não preciso complie essas bibliotecas para o meu diretório de trabalho apenas a sua necessária para incluir as bibliotecas em M-sim e chamada utilizando acima declaração
Mas em Verilog atualmente estou compilando todas as minhas libs para trabalhar diretório eo dir trabalho está ficando volumoso com todas as libs compiladas. Por favor, me sugerir uma maneira de modo a não compilar todas essas lib para o meu trabalho
Eu só mudou a partir de VHDL Verilog. In i vhdl apenas incluir meu UNISIM, simprim, Xilix-lib núcleo usando o comando simples
BIBLIOTECA SIMPRIM;
USO SIMPRIM.COMPONENTS.ALL
para o meu projeto.Eu não preciso complie essas bibliotecas para o meu diretório de trabalho apenas a sua necessária para incluir as bibliotecas em M-sim e chamada utilizando acima declaração
Mas em Verilog atualmente estou compilando todas as minhas libs para trabalhar diretório eo dir trabalho está ficando volumoso com todas as libs compiladas. Por favor, me sugerir uma maneira de modo a não compilar todas essas lib para o meu trabalho