recompilar um arquivo já sintetizado

[sudheerprasad]

oi tudo, eu tenho um filtro FIR projetados e sintetizados com uma biblioteca de 1.8v, eu quero re compilar o arquivo sintetizado em 1.2v (de modo que as células não vai mudar, e não haverá qualquer mudança na área), mas apenas o atraso e alterar os valores de energia. set_dont_touch não vai funcionar aqui coz eu quero meu projeto inteiro para ser o mesmo e set_dont_touch no módulo superior é ignorada, há alguma maneira de alcançar meu objetivo?

 

[shelby]

se você não está alterando as células, por que você precisa ressintetizar?

 

[sudheerprasad]

eu quero ressintetizar em 1.2v sem alterar as células, ou seja, permanece área mesmo, mas os valores de potência e atraso será calculada usando a biblioteca de 1.2v

 

[shelby]

Parece que você só quero re-time netlist o já sintetizado em 1.2v (e não ressintetizar). Basta carregar na sua nova libs, verilog e SDC e report_timing / report_power