Recomendação ASIC fluxo de síntese e de P & R,

G

gaom9

Guest
Oi,
Alguém pode recomendar um bom fluxo de síntese ASIC e P & R,
por favor?
Nós vamos iniciar um projeto de síntese e CPU P & R.É um projeto muito grande, e não sabemos muito sobre ferramentas de fluxo que é melhor.Na seção P & R, que vamos usar o SOC encontro, mas a síntese seção, nós não podemos decidir, DC, PC ou PKS, ea principal causa é a Planta quando síntese, como fazer isso?Além destes, quais ferramentas devem ter cuidado sobre nós?

Obrigado!
Atenciosamente!

 
Olá amigo,

Basta verificar em "www.asic-dft.com" homepage.você encontrará o fluxo.Você pode clicar em "Physical Design Flow" Tab no fluxo de saber o fluxo físico do projeto.

Para meu conhecimento, para a síntese DC é a melhor ferramenta.

Atenciosamente,
Sunil Budumuru

 
Oi, sunilbudumuru
Obrigado pela sua resposta.
A página web é muito útil, mas ainda tenho uma pergunta sobre a Planta.Se eu utilizar o DC a síntese, deve anyother Preciso de instrumentos para fazer o Planta por exemplo: JupiterXT, como é que irão trabalhar juntos?Qual é o fluxo detalhadas dela?

Obrigado!
Atenciosamente.

 
Olá amigo,

Ver,
1.você sintetizar ur design (RTL) (digamos), em um instrumento como a síntese de "Design compilador".Você vai ter o netlist.

2.Uma vez que o fluxo é feito FE, u necessidade de dar a descrição física de seu projeto direita.Quero dizer, se ur netlist é ter quaisquer macros e todos os ...
u deve planejar essas macros e células em locais adequados.
Basta fazer e compreender, se u ter lugar a TV, sofá, cadeiras em uma sala vazia, você primeiro plano como n onde colocar as coisas em que a sala de modo a que a sala parece bom e tem uma ampla área para passeio e também a facilidade ao acesso a todos os materiais necessários para uma outra.

Do mesmo modo, no netlist tiver pads,
etc macros CÉLULAS Então primeiro você tem de planejar a localização de macros etc Pads que utiliza a melhor área do seu chip ESPAÇO.
Aqui ur mento a representação física do seu chip.
Uma vez que você está feito com a Planta de colocar as coisas nos respectivos lugares que não é nada, mas o posicionamento.
(Eu
tenho mantido as coisas muito simples de fazer e compreender linguagem).

Qualquer forma, primeira coisa que deve certificar-se de u é em cada etapa, quais são os ficheiros de entrada e quais são os arquivos de saída.Pense desta forma e começar a trabalhar e vai vim a conhecer um por um.

Boa sorte.

Sunil Budumuru

 
Oi, Sunil Budumuru
Obrigado pela sua maravilhosa resposta.Eu tenho entendido a importância do piso plano.
Mas eu quero saber qual ferramenta pode fazer isso?SOC encontro pode terminá-la?Sei JupiterXT de Synopsys pode fazer isso, mas não sei como fazer com que funcione em conjunto com SOC encontro (que decidiu utilizar SOC encontro em P & R).
Pode me dar mais informações, por favor?

Obrigado!
Atenciosamente!

 
ya alegremente que você pode fazer Planta, posicionamento e roteamento usando SOC Encontro.SOC Encontro é melhor para suites ur exigência.

No entanto, você pode ver os ficheiros necessários para iniciar P & R na página seguinte.

http://www.asic-dft.com/PDG.html

felicidades

Sunil Budumuru

 
Oi, sunilbudumuru
Tenho o passo da Planta utilizando SOC encontro.E aqui está um vídeo de "Automático Planta de Síntese no Candence Encontro Digital Implementação Sistema"
http://www.viddler.com/explore/RobertDwyer/videos/17/

Mas ainda tenho uma pergunta sobre a Planta.Como alguns me disseram que uma JupiterXT de Synopsys pode feedback algumas colocações imformation DC para fazer uma melhor síntese, pode SOC encontrar isso?Como fazer isso?Ou é necessário fazê-lo quando o sistema digital é muito grande?Obrigado!
Atenciosamente!

 
Hay agradeço muito informativa para vídeo ...e ..DC n JupiterXT both are Synopsys tools so, there can be a better inter portability between the two.

sem dúvida na mesma.e pode conseguir uma melhor otimização.

Mas, ao mesmo tempo que você pode fazer "em lugar otimização" usando DC no netlist que vêm de fora SOCE.Em geral, se o seu desenho é grande e datação crítica u tem que fazer os exercícios.Se você conseguir o seu calendário e metas na área da primeira iteração SOCE em si mesma, não há necessidade de alimentação do netlist de SOCE a DC novamente.

No entanto, e pode fazer o seu P & R com SOCE e síntese com DC e calendário analysi com PT.principalmente que você não encontrará qualquer problemas de compatibilidade com os arquivos durante o fluxo com essas ferramentas.

Temos filmou o momento crítico projectos com o acima mencionado fluxo sem quaisquer problemas.

-Sunil Budumuru.

 
sunilbudumuru escreveu:Mas, ao mesmo tempo que você pode fazer "em lugar otimização" usando DC no netlist que vêm de fora SOCE.
Em geral, se o seu desenho é grande e datação crítica u tem que fazer os exercícios.
Se você conseguir o seu calendário e metas na área da primeira iteração SOCE em si mesma, não há necessidade de alimentação do netlist de SOCE a DC novamente.-Sunil Budumuru.
 
Oi amigo,
desculpa por atraso de resposta.

thats correto e tem que ler "*. spef" arquivo que é gerado no SOCE e executar "compilar-in_place" para por em prática otimização na DC.

E u disse, DEF arquivo será usado para a otimização no local em DC.Não tenho a certeza que temos de ler def também em CD para inplace Optim.Eu não tenho usado DFF arquivo para otimização no processo de colocar o meu desenho.vez que
usei SPEF arquivo.

Eu sabia, DEF arquivo armazena a varredura cadeia informação e utilizada para ATPG processo ....///// Ignore ur se não falar abour cadeia reordenação ///////
I guess ur falar "scan reordenação cadeia", quando usamos o arquivo DEF.Neste caso,
SOCE terá o DEF arquivo gerado a partir DFTC e vai voltar a pedir a verificação por cadeias como a entrada constrangimentos para otimizar o tempo e espaço ..

www.asic-dft.com

 
Oi, sunilbudumuru.

Não importa, apenas um feriado muito feliz.Obrigado pela sua resposta.

Referência para a sua resposta e www.asic-dft.com,
tenho tornar mais clara a minha fluxo.

Scan reordenação cadeia é também o que me interessa, e como importar o resultado de DFT compilador para SOCE é o que eu quero saber, já falamos sobre isso hoje, mas não há nenhuma resposta.

Em outras palavras, antes de eu fazer o Reorder Scan, eu só preciso carregar o arquivo de saída do DEF DFTC?

Existem muitas ferramentas neste fluxos para aprender ...

Atenciosamente!

 
você tem que dar a este arquivo para DEF SOCE n vai reordenar o scan cadeia como por suas instruções ...
n é uma coisa que é sempre bom ser capitão de um dos instrumentos (quer dizer, em uma área) no fluxo, e os conhecimentos sobre as outras ferramentas e conhecer o seu comportamento é igualmente importante.

-Sunil Budumuru

 
Entendi, muito obrigado.
Acho que esse tópico vai ajudar muita gente aqui.

Atenciosamente!

 
Ontem Deepchip tem um bom artigo recente ASIC fluxo ferramenta.
http://www.deepchip.com/items/0481-01.html

Atenciosamente
Aravind

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top