questão Verilog2001 $ assinado

[davyzhu]

Oi tudo,

Como posso multiplicar um operando operando assinado com uma assinatura?

Código:

input [7:0] a;

entrada assinado [7:0] b;

saída assinado [15:0] Z;

 

[zhaoyimiao]

a primeira é correta, se a [7] pode ser um bit de sinal, o segundo é também ok.

 

[steven852]

Sem $ assinado (a), o resultado será de R $ z unsigned embora B seja assinado.