questão sobre 'define_name_rules "cmd de síntese.

Q

quan228228

Guest
eu quero restringir primeiro caractere '\\' no nome dos objetos. Através Eu usei seguinte regra de nomeação, o nome de objetos ainda tem primeiro caractere '\\'. Por quê? como resovle-lo? define_name_rules verilog-check_bus_indexing permitidos {az 0-9 _ []} \\-remove_internal_net_bus \\-flatten_multi_dimension_busses \\-first_restricted "\\ _ 0-9" Tks vm! quan228228
 
tente usar com restrição {\\} no primeiro comando em si
 
[Quote = nanda_kishore] tente usar com restrição {\\} no primeiro comando em si [/quote] sim. Esta opção pode trabalhar. Graças. Mas, por que não option'-first_restricted trabalho "bem? quan228228
 
Eu acho que first_restricted-não vai com o comando "define_name_rules verilog" .. Não estou muito certo com isso ... de qualquer maneira .. tente "define_name_rules verilog-ajuda" para mais opções que se passa com esse comando ..
 
o erro relatório DC: não podemos usar o argumento "restrito" com 'permitidos'. De qualquer forma, eventhough eu não colocar '\\' na lista de permitidos, mas o netlist ainda tem o nome de rede tem '\\'. É tão estranho. Qualquer resposta bem-vindos quan228228
 
Oi, Pode ser que você pode usar os dois uma regra diferente de nomes com uma opção de restringir a permitir options.first aplicar restringir regra e, então, permitiu rules.after que se você escrever a ferramenta irá remover o "\\" do seu design. que diz respeito, ramesh.s
 

Welcome to EDABoard.com

Sponsor

Back
Top