Que tipo de jitter PLL afetar o tempo em STA

[albred]

Aqui está a definição de "PLL período de instabilidade" e "ciclo de PLL-a-jitter ciclo" abaixo.
Jitter que devem ser considerados como "incerteza" relógio em STA (apenas para verificar a instalação, sem afetar a realizar verificação)?Período Jitter (A), (JEDEC Conceito - JESD65)O desvio de ponta para o FOUT ideal quando se mede a borda de subida do FOUT após(n N)-ciclo th usando a borda de subida do FOUT no n-º ciclo como o ponto de desencadeamento, onde N = 1.
FOUT é a saída do PLL. (Figura 1)Ciclo-a-Cycle Jitter (JEDEC Conceito - JESD65)A variação do tempo de ciclo entre os ciclos adjacentes sobre uma amostra aleatória de pares adjacentes ciclo de relógio. (Figura 2)

Desculpe, mas você precisa de login para ver esta penhora

 

[Guru59]

Eu acho que é jitter prazo que pode causar problemas no STA .....

corrijam-me se eu estiver errado .....

 

[johnma]

Acho que você está certo.Você pode usar o comando set_clock_uncertainty considerar colck jitter e skew.

 

[xstal]

Oi pessoal,
Pode dizer-me porquê e como estes tremor ocorrer na saída do PLL.

 

[albred]

agradece a todos.
Eu acho que você está certo.

 

[sumit_techkgp]

A instabilidade ocorre fora do ruído de fase, o problema surge porque a carga de bombeamento.
Sumit