Que tipo de capacitor que devo usar para gerar atraso POR

[Analog_starter]

Oi tudo, que tipo de capacitor que você usa para gerar atraso deassertion POR, MOS ou MIM? Se o uso NMOS cap (apenas 10umX10um M = 50 NMOS dispositivo), achei que não pode ser imputada ao 500mV VDD e ao virar por simulação. Assim, não pode alcançar a V do comparador e função de erro. Por que a tampa NMOS possui tal característica e como resolver este problema? Obrigado e Analog_starter Regards

 

[Tohu]

Vou sugerir a utilização circuirt integral para esta aplicação, ou o seu circuito POR, mas usar diretamente de capacitores é uma idéia não muito boa, o tempo de muitos eu tive um problema exatamente com o POR ou schem Reset com capacitor só. Maxim - Dalas ter um chip bom, TI também.

 

[Analog_starter]

Oi Toú, Obrigado pela sua resposta. Na verdade, eu estou projetando o POR circuirt integrado. Eo capacitor é usado para on-chip. Analog_starter

 

[Btrend]

gerar atraso deassertion POR

Normalmente, vou usar pequeno atraso (por exemplo, 0.5us ~ 1us) célula e as células cascata muitos unidade para formar um grande atraso.

 

[Analog_starter]

Btrend oi, Obrigado pela sua resposta. Você poderia me mostrar a estrutura da célula detalhe pequeno atraso? E como cascata-los a um grande atraso? Por que não usar NMOS ou capacitor MIM? Qualquer falha? Thanks & Regards Analog_starter

 

[Btrend]

1. célula atraso é simplesmente composto por 2 inversores e um boné MOS entre eles, um dos dois é o inversor tipo fraco, eo outro é tipo de mídia. u tinha que simulá-lo contra o VCC, tempearture, canto para encontrar uma ótima W / L vs tempo de atraso. 2. em falar sobre o acima exposto, presumo que u já tinha um sinal POR, e todos u quero fazer é adiá-la até que o VCC está pronto. mas pela descrição do ur, parece que u irá comparar o POR, com alguma referência? 3. se possível, pós-esquemática ur ou idéia.

 

[Analog_starter]

Oi Btrend, Claro! Na verdade a minha estrutura seguido de pós ambreesh. Não tenho nenhum sinal de POR e usar apenas o atraso capacitor carga para comparador para gerá-la. 21 de fevereiro de 2005 10:37 Re: Power on reset --------------------------------------- ----------------------------------------- Eu direi o que eu tenho usado. 1. A devider resistor. Um dos resistores deve ser regulável. 2. A BGR 3. A comparação com hystersis interna. Com uma entrada BGR frpm e outros devider resistor. 4. Assumir BGR é a entrada negativa e devider resistor é a entrada positiva. Quando a oferta atinge o seu limite positivo, saída do comparador vai alto. 5. essa saída vai para um switch que conecta uma fonte de corrente para um capacitor. 6. Capacitor é curto para a terra por um interruptor que é controlado pela saída do comparador em primeiro lugar. 7. Carga do capacitor determina o tempo de atraso. 8. Alimentar a saída do capacitor e BGR para anaother comparador. Uma vez que as acusações cap além tensão BGR o POR é deasserted.