que alguém pode compartilhar idéias sobre DLL digital usando HDL Verilog

[blowfish]

Hai,

Estou trabalhando em atraso digital locked loop usando Verilog HDL, mas eu não sou capaz de conseguir qualquer papel de referência em que toda a simulação é feita usando Verilog HDL.Assim que eu fusível pode-lo em um kit de FPGA ou performe o projeto ASIC.

Alguns papéis que não dizer em qual ferramenta que simualted o projeto.Como alguns circuitos são dadas como circuitos digitais, mas alguns módulos são dadas como analógico ou em nível de circuito.
Por favor, envie qualquer papel ou idéias que podem ajudar-me.

 

[blowfish]

Oi,

I dont obter muitas informações sobre o projeto DLL e seus conceitos na net, como DLLs são novos na indústria.Então, por favor levar algum tempo e após o seu conhecimento sobre as DLLs, que ajudará a muitos de nós ...
Agradecemos antecipadamente.