qualquer um pode compartilhar DLL e IO de SSTL_2 's folha de dados?

[kinysh]

Eu quero ter alguma informação detalhada sobre DLL e IO de SSTL_2.para DDR
especialmente ao calendário, como a exactidão DLL e SSTL_2 atraso pad IO.

Bests
kinysh

 

[cmoscircuit]

PSSTL2 TPD973G_SSTL2

-------------------------------------------------- ------------------------------

SSTL_2 IO BUFFER
Tabela Verdade
ENTRADA SAÍDA
PWD OEN eu ALMOFADA C
0 1 X 0 0
0 1 X 1 1
0 1 XZX
0 0 0 0 0
0 0 1 1 1
1 1 X 0 0
1 1 X 1 0
1 1 XZ 0
1 0 0 0 0
1 0 1 1 0Célula de Informação
Cell No. Nome Pad Req.Power uW (/ MHz)
PSSTL21X 1 23,66
PSSTL22X 1 45,45

Pin Capacitance (pF)
Nome Cell CI OEN PAD PWD
PSSTL21X 0,032 0,036 0,022 2,238 0,016
PSSTL22X 0,032 0,036 0,022 3,312 0,016-------------------------------------------------- ------------------------------
Atrasos de propagação (ns)
Nome Cell Delay Amostra Cargas (pF) Performance
Equação
Caminho Out Dir 10 30 50 125
PSSTL21X OEN-> PAD EnRise 1,90 2,36 2,82 4,55 1,674 0,023 Cld
EnFall 2,00 2,48 2,96 4,76 1,765 0,024 Cld
tpLZ 1,75 1,75 1,75 1,75 1,746
tpHZ 1,48 1,48 1,48 1,48 1,480
I-> Rise PAD 1,72 2,16 2,60 4,25 1,500 0,022 Cld
Fall 1,85 2,31 2,77 4,50 1,623 0,023 Cld
PSSTL22X OEN-> PAD EnRise 1,78 2,04 2,30 3,27 1,645 0,013 Cld
EnFall 1,86 2,12 2,38 3,35 1,729 0,013 Cld
tpLZ 1,86 1,86 1,86 1,86 1,855
tpHZ 1,56 1,56 1,56 1,56 1,557
I-> Rise PAD 1,65 1,91 2,17 3,14 1,519 0,013 Cld
Fall 1,77 2,03 2,29 3,26 1,636 0,013 Cld
Atrasos de propagação (ns)
Nome Cell Delay cargas normais de Desempenho
Equação
Caminho Out Dir 2 4 8 16
PSSTL21X PAD-> Rise C 1,04 1,05 1,06 1,09 1,038 0,298 Cld
Fall 1,05 1,05 1,07 1,10 1,038 0,395 Cld
PSSTL22X PAD-> Rise C 1,04 1,05 1,06 1,09 1,038 0,298 Cld
Fall 1,05 1,05 1,07 1,10 1,038 0,395 Cld

VDDIO = 2.3V, VDDCORE = 1.62V, TEMP = 125 graus C, PROCESS = Slow-Slow
standard load = 0.01pf, o tempo matou input = 0.06ns (medida de 10% para 90%)