Qualquer DC Temporização Otimização técnica?

Y

yuenkit

Guest
Oi,

Onde podemos encontrar as informações relativas à calendarização DC otimização técnica?

Atualmente, estou manipulação um desenho, que tem um longo caminho_O longo caminho causar calendário violação.Este é um IP, por isso é difícil para mim para introduzir registrar dentro.

Então gostaria de saber alguma DC calendário otimização técnicas que eu espero que possa resolver calendário problema.

Obrigado.

 
você pode tentar emprestar folga de um outro estádio usando
dc comando - pipeline_register

 
obter calendário caminho e fazer agrupamento e compilar incremental.

 
Várias maneiras de resolver problema calendário
1.Aumento de células capacidade de condução.EG de BUFX1 para BUFX4.
2.Inserir tampões ou invertido pares.
3.Split pesada carga sub-caminho.(Relaxe o estrangulamento)
4.Atrasar o relógio fio para o destino célula para emprestar calendário a partir do próximo estágio.
Dê uma olhada
http://www.nandigits.com/timing_eco.htm

Nandy
www.nandigits.com
Netlist Debug / ECO no modo GUI.

 

Welcome to EDABoard.com

Sponsor

Back
Top