Qual deve ser a saída quando você especificar restrições conflitantes?

H

huckle

Guest
Talvez algumas pessoas podem achar isso interessante ... Vamos dizer designer por erro especificadas restrições conflitantes sdc em um projeto? Qual deve ser a saída? Eu vou dar um exemplo, falso caminho seguido pelo caminho mulicycle sobre os mesmos parâmetros? Você pode pensar em uma restrição conflitante para max_delays? Atenciosamente, Huckle-
 
Vou levar isso em prioridade os sábios constarints. Como caminho falso tem mais prioridade do que caminho multiciclo que levaria o caminho como caminho falso e não fazer a análise de tempo lá. Ele irá informar, porém, assim que u sei u ter cometido um erro e vc pode corrigi-lo. Para obter informações ur essa é a prioridade para a PT 1. set_false_path 2. set_max_delay set_min_delay e 3. set_multicycle_path Espero que ajudou.
 
Quando você tem essa emissão é fácil de encontrar por relatar exceções
 
quando conflitantes SDC vem em imagem, a restrição mais rigoroso será utilizado pelo sintetizador.
 

Welcome to EDABoard.com

Sponsor

Back
Top