Qual é o estado de I / O enquanto está na configuração do FPGA?

[montanha]

Qual é o estado de I / O FPGA enquanto está no processo de configuração?

Após a reinicialização do sistema, FPGA irá baixar os dados a partir de flash-ROM (configuração).Este processo irá demorar algum tempo.Na época, o que é o I / O estado?"1"?"0"?ou "Z"?Este estado será (mal) o efeito IC periférica?

Nota: Meu PFGA é um dos Altera Cyclone Família, EP1C20F400C6.

 

[vomitar]

A ficha de ciclone
13.Configurando Cyclone FPGAs C51013-1,1

afirma que todas as I / O é tri-indicado durante a configuração
Observe a figura 13 1.AS Waveform Configuração

 

[farhada]

Todos os pinos de FPGAs são tri-indicado durante a configuração.E já que a maioria dos FPGAs agora um dia ter um resistor pullup 100k, o I / Os são todos os '1 's sem conexões, aqueles com conexões são diferentes dependendo de sua aplicação.

BR,
/ Farhad

 

[montanha]

farhada escreveu:

Todos os pinos de FPGAs são tri-indicado durante a configuração.
E já que a maioria dos FPGAs agora um dia ter um resistor pullup 100k, o I / Os são todos os '1 's sem conexões, aqueles com conexões são diferentes dependendo de sua aplicação.BR,

/ Farhad

 

[farhada]

montanha escreveu:Neste estado, a saída "1" terá efeito a porta de entrada do IC periférica?