Quais são as perguntas sobre a DRC e LVS?

[gksivas]

Oi a todos,

Em qualquer descrição do trabalho, eles mencionaram DRC e LVS.Eles querem que o candidato que é bom na RDC e LVS.

O r as perguntas a fazer sobre a DRC e LVS em entrevistas.Alguém por favor responda a esta questão. [/ b]

 

[PaloAlto]

Não há nada especial com DRC e LVS.RDC representa http://en.wikipedia.org/wiki/Design_rule_checking Design Rule Checker

LVS é Layout versus Schematic http://en.wikipedia.org/wiki/Layout_Versus_Schematic

Ambos são verificações para um layout.O primeiro olha para as violações às normas de fabricação, o segundo para os erros nas ligações e os tipos de erros

 

[rajkumaru]

Olá,
Pergunta sobre DRC e LVS não é nada, mas pergunta sobre o layout.Isto pode ser anythings como a desenhar o layout de PMOS, NMOS, NAND, NOR, resistor, condensador, anel de guarda.Se você tiver uma melhor compreensão do acima, então você vai cuidados como evitar a RDC eo problema LVS enquanto Esquema

[size = 9] [color = # 999999] Adicionado após 28 segundos: [/ color] [/ size]

Olá,
Pergunta sobre DRC e LVS não é nada, mas pergunta sobre o layout.Isto pode ser anythings como a desenhar o layout de PMOS, NMOS, NAND, NOR, resistor, condensador, anel de guarda.Se você tiver uma melhor compreensão do acima, então você vai cuidados como evitar a RDC eo problema LVS enquanto Esquema

 

[layoutmaster]

Como mencionado anteriormente, você é um cara bom na RDC e LVS quando você faz o seu layout considerando-se antecipadamente a RDC e regras LVS associatad com o processo que você está trabalhando.

Dessa forma, uma vez que seu trabalho está terminando, você terá um tempo muito curto de depuração tanto controlo (ou, como um caso ideal, você será capaz de fazer um check limpa em sua primeira execução), devido à sua estratégia anterior, focada em DRC e LVS.Espero que este ajuda a esclarecer.