P
prashanthaditya
Guest
Olá,
Estou trabalhando em AXI protocol.Can alguém me dar o material relacionado com este código em Verilog.Tenho passado por spec, eu quero interface AXI protocolo com processador, memória e bloco de controle de registro.
Estou trabalhando em AXI protocol.Can alguém me dar o material relacionado com este código em Verilog.Tenho passado por spec, eu quero interface AXI protocolo com processador, memória e bloco de controle de registro.