Projetando PLL com FPGA para um projeto final do ano!

[arbalez]

eu quero a sua opinião sobre a concepção de uma fase totalmente digital locked loop. é muito fácil para um projeto final do ano? ou vale a pena ser um projeto final do ano? meu professor disse que é fácil de projetar tais pll com FPGA. eo analógico é muito mais difícil. assim devo proceder ou projetar um uma analógica? por favor escreva sua sugestão. tq.

 

[arunragavan]

bem desenho de um ADPLL é meio simples .. bem wot u tem que entender são os blocos básicos buildin em um ADPLL O primeiro é o PFD seguido por um filtro passa-baixa e, finalmente, um DOC - digital osciloscópio de controle. Tentar simular estes blocos u wud obter a saída para ADPLL ur .. tanto de fase e frequência tem a fechadura. Eu tenho alguns materiais sobre ADPLLs .. eu posso carregá-los se necessário. no que diz respeito,

 

[arbalez]

Eu acho que preciso dele. você pode por favor enviar os arquivos? se escrever código para vhdl adpll uma agitada? obrigado.

 

[arunragavan]

Ora aqui está um documento que contém informações sobre ADPLLs Fase Digital Locked Loops Mike DeLong 13 maio de 2004 Tópico O tema para este trabalho técnico será de aplicação FPGA digitais faseada loops bloqueado. Espero que isso ajude você no que diz respeito,