problema sobre coregen

[taolibuyan]

Acabei de criar um núcleo de matemática para calcular a divisão / restante.Eu queria copiar os códigos de declaração para o meu arquivo verilog da língua modelo como eu fiz antes.Mas ele está vazio, e coregen não criaria qualquer. V arquivs arquivos VHDL são normais.O que há de errado com ele?

Eu digitei a declaração do núcleo.A síntese mostra

Sucesso gerado módulo.
Process "Regenerar Core" foi concluído com êxito

mas

ERRO: HDLCompilers: 87 - "thermo2_pixel_correction_4.v linha" 1431 não foi possível encontrar o módulo / primitivo "módulo".

PS.módulo é o nome do núcleo de matemática.

 

[shawndaking]

quando você criar o projeto você precisa escolher qual a linguagem HDL você está trabalhando.

 

[jsathish_challenge]

dudes oi,
i am sathish Kumar.Também estou enfrentando o mesmo problema quando estou executando o meu instrumento de síntese.você pode enviar esta divisão / restante programa para o meu mail.it vai me ajudar muito

 

[sameem_shabbir]

O que eu tenho entendido de sua indicação é que você está tentando copiar o arquivo Verilog em seu projeto.

Se este for o caso, então você está faltando o xco arquivo.

Gerador Core cria arquivo com a extensão ". XCO".

Ir para a ADD cópia da fonte e adicionar. XCO arquivo em seu projeto.Abra o veo. Ficheiro se tiver verificado a opção Verilog

Copie o instantation e cole no seu módulo de topoE então ele deve funcionar