B
batistuda
Guest
Estou projetando uma serializador incorpoating um PLL.
Os requisitos:
Design um serializador 4:1 que converte 4bits larga 250M / s de dados de entrada para uma série de dados 1 Gbps, incorporando um PLL.A freqüência de referência do PLL é 31.25MHz.Se a carga do serializador é 50Ohm e 0.2pF, eo balanço de saída deve ser superior a 500m Vpp.Assumir um padrão repetitivo de saída 1010 0101 1100 0011 é transmitida.
Eu sou algum problema ao traçar o diagrama de olho.
O olho sempre parece muito confuso
O anexo é o trabalho que fizemos até agora.
Os requisitos:
Design um serializador 4:1 que converte 4bits larga 250M / s de dados de entrada para uma série de dados 1 Gbps, incorporando um PLL.A freqüência de referência do PLL é 31.25MHz.Se a carga do serializador é 50Ohm e 0.2pF, eo balanço de saída deve ser superior a 500m Vpp.Assumir um padrão repetitivo de saída 1010 0101 1100 0011 é transmitida.
Eu sou algum problema ao traçar o diagrama de olho.
O olho sempre parece muito confuso
O anexo é o trabalho que fizemos até agora.