Problema maior projeto de Velocidade

[mpatel]

Oi, eu usei para projetar FPGA em 125 a 170 MHz. Agora a pergunta é se eu atualizar o projeto com maior freqüência et dizer 900 Mhz, que tipo de crise que eu preciso para lidar? Quais seriam as questões críticas e como posso resolvê-los?

 

[Yun Lin]

O PCB de alta velocidade IO é crítica e também o io de FPGA é importante.

 

[bulx]

Falando sobre o chip FPGA si, seus circuitos complexos (multpltier, somadores grande, barrrel etc shifters) não atender timing. Você tem encontrar uma maneira de pipelining-los. ª na OI, você poderia ter problemas para cumprir horários de entrada (mas pode ser o seu OI são inalterado). Não sei se almofadas FPGA atual pode levar em clock a 900 Mhz (mais uma vez o seu relógio pode ser interno) Macroscopicamente, o passo parece ser realmente muito grande para conseguir com apenas uma repetição. -B

 

[snake_eyes]

Concordo com BULX, saltando de 100 MHz a 900 MHz é quase impossível apenas por re-run dado o fato de que a tecnologia de silício é o mesmo ou quase mesmo. Icreasing freqüência a esse nível pode exigir muito re-design até mesmo algumas mudanças arquitetônicas no projeto. 900MHz consecução, em FPGA não é uma tarefa muito fácil .. que vai exigir muito cuidado projecto de arquitectura do sistema.

 

[funster]

porque conexão programável FPGA tem demora muito tempo, então eu acho que você não pode usar FPGA para atingir alta velocidade como dizem 900MHZ. você pode pagar FLOORPLAN atenção para melhorar acima problema (coloque a lógica relacionada perto juntas pode ser de ajuda). melhores cumprimentos [quote = mpatel] Hi, eu costumava projeto FPGA em 125 a 170 MHz. Agora a pergunta é se eu atualizar o projeto com maior freqüência et dizer 900 Mhz, que tipo de crise que eu preciso para lidar? Quais seriam as questões críticas e como posso resolvê-los? [/Quote]