problema do relógio de entrada

[fa1364]

Oi.
quando tento atribuir um pino gclk para o meu relógio de entrada em Assign Package Pins em 7,1 ISE, ele não aceita.
(Para ser preciso, pin77 em XC2S300E PQ208)
o que está errado?
qualquer idéia seria apreciável.

 

[bansalr]

Basta verificar o modo de permitir / proibir guia Modo

 

[Pahol]

você deve verificar com certeza que o pino 77 do relógio é global.
Se sim, você pode não precisar de definir qualquer restrição.Será gclk lugar automática pela ISE.Mas lembre-se, você não deve usar como sinal de relógio do circuito combinado.

 

[snake_eyes]

Pahol está certo!Em alguns FPGAs existem pinos especiais que são reservados para o relógio.A ferramenta FPGA irá sempre tentar mapa para que o pino.
Noiw se o pino 77 é um fanout alta pino sinal global e que a ferramenta não é relógio atribuindo-lhe, em seguida, verifique se você estiver usando o relógio em algum lugar do cirbuit Combi.