Problema com PSRR compreensão da OTA

[ambreesh]

Oi, Se algum de vocês já leu o seguinte documento, por favor ajude. Poder índice de rejeição de abastecimento em transcondutância operacional amplificadores Willy Sansen e Steyaert MSJ IEEE transação sobre circuitos e sistemas de setembro de 1990 A convenção de sinal não é clara para, por exemplo EQ6 e EQ7 similarmente para eq9, observar o sinal de (+ go5 scp5). Eu sinto que a explicação para PSRR para "A fonte juntamente satge entrada com carga ativa" não é de acordo com o procedimento definido no artigo. Se eu não entendo isso poderia um de vocês por favor me ajude. O documento já está carregado na solicitação de documentos IEEE fórum

 

[paulux]

Os sinais para EQ6, 7 deverá estar correto. Você pode considerar como esta por modelagem M5 ser um dispositivos passivos com um equivalente G = go5 + sCp5. Então, quando aumenta a vdd, mais atual injeta M8 e depois reflecte-M7 ao nó de saída e, assim, aumentar naufrágio Iout. Ao assumir o naufrágio Iout a ser positivo, você teria eq 6 & 7. Ou você pode derivar o modelo de sinal detalhada pequena da fig.4 e defina vdd como sua entrada AC e calcular. Esta é a forma mais completa para confirmar o seu argumento.

 

[ambreesh]

Oi, mas temos equation7 derivado de EQ6. E podemos esperar um erro de impressão. Também os papéis explica um método mais fácil de encontrar PSRR, por isso não quer ter um modelo completo do sinal de pequeno porte. Também olhar para a explicação PSRRvdd para "fase Fonte coupledInput com carga ativa", tente implementar o procediue ele sugeriu e que explicação é dada. Eu não poderia correlacionar os dois. Se você pudesse ajudar.

 

[paulux]

Obrigado pela sua leitura. Eu concordo totalmente com você que EQ7 deve ser erro de impressão. O autor, em que o papel só simplifica a análise assumindo que (1) a resistência do díodo ligado M3 é tão pequeno (em comparação com go1) que qualquer variação vdd ia para um nó. (2) qualquer variação de tensão no nó de uma aspirante fluxos para o vc nó (terminais de fonte do M1 e M2) através go1. Em seguida, a tensão em vc iria completamente para o nó b através da configuração do porta-comum de M2. Portanto, a "barreira" para o caminho vdd sinal ac passando M3, M1 e M2 é apenas go1. Da mesma forma um outro caminho através de M4 a saída é apenas GO4. Desde go1 & GO4 estão em paralelo, o equivalente G = + go1 GO4. Igualmente aplicáveis ​​ao caso do capacitor.

 

[ambreesh]

Oi, este é como eu entendi, se formos conforme o procedimento, a função transfre atual é de espelho M3 M4 atual para o nó de ganho. A corrente que é para ser aplicado ao cutside que tem a função de transferência de corrente, deve fluir a partir de VDD para aquele lado do corte. Isso levaria a M4 terceirização t atuais o nó ganho. Será que esse potencial concider nó Vc variar go1.vdd corrente flui nele. O que leva a variação no potencial fonte de M1 ª M2 o par diferencial e gmVgs corrente flui através de fontes de M1 ª M2. Se concider a corrente que flui a partir de M1, tal decorre de dreno para fonte para M3 e M3 poderá espelhar-lo da mesma forma em M4 e um afundamento maneira que a corrente do nó de ganho. Mas a corrente que vai de M2 ​​para ganhar nó seria entrar em nó ganho e como tanto a magnitude das correntes são mesmo sentido oposto, mas que cancelar. Não tenho a certeza desse pensamento, mas seria bom se você pudesse lançar alguma luz sobre ela

 

[paulux]

Oi ambreesh, Seus argumentos são lógicos e razoáveis. Mas eu acho que o autor aproximou o M3 como um resistor muito pequena equivalente que quantidade muito pequena de diferença de tensão "ac" entre Vdd & b nó é gerado. Esta pequena tensão alternada é insuficiente para causar M5 para espelhar a corrente alternada. Na minha opinião, os acima são apenas uma aproximação que poderia ser justificado se todos os valores de gm, ro & C estão disponíveis para aproximação. Por favor, comentar ou dar algumas opiniões sobre meus pontos de vista acima.