N
no_mad
Guest
Oi, Atualmente eu estou enfrentando um problema durante a síntese em Xilinx XST. O problema é o meu projeto tem dois relógios, relógio principal (clk) e SCK. Estou usando a placa de desenvolvimento da Xilinx Spartan-IIE para verificar meu projeto. Portanto, eu clk atribuído ao relógio interno e SCK atribuído ao pino de usuário E / S. Mas quando eu mapeados, ele me dá este erro. ERROR: MapLib: 93 - LOC ilegal no símbolo IPAD "SCK" ou BUFGP símbolo "sck_BUFGP" Qualquer Thanx sugestões de antecedência-no_mad