precisa de ajuda em um problema de projeto LDO

[morix]

Oi, eu tive algumas dificuldades projetar uma LDO com as especificações seguintes: tensão de alimentação de 1.2V saída de tensão faixa de saída 1V atual 10uA ~ área de layout 100uA deve ser pequeno (resistores de grande porte não pode ser usado) outras especificações r meio menor, a estrutura é uma smple LDO consistindo um PMOS potência MOS, 2 resistores e um op-amp. O problema que encontrei é que desde que a tensão de saída desejada é 1V ea corrente de saída é em ~ uA. Portanto, a resistência deve estar em escala ~ Mohm, que deve ser grande no layout. Então, eu estou procurando alguma coisa para substituir resistores grandes ou alguma modificação na estrutura LDO para resolver este problema. Eu tentei substituir resistores de grandes dimensões com diodo ligado cargas (PMOS), mas haverá outros problemas, por exemplo, a carga-diodo ligado que é conectado entre a saída ea op-amp, sua resistência irá variar quando as mudanças de carga de saída . Assim, não podemos chegar a uma tensão de saída estável em 1V. Alguém pode me dar alguma ajuda aqui?

 

[transbrother]

Infelizmente, a fim de obter uma boa LDO com boa correspondência desempenho, é recomendável que você utilize resistores de feedback. Se você troca e queimar cerca de 5uA na cadeia de resistor, você tem cerca 200kOhms com saída de 1V. Você pode tentar para ver se você pode fazer troca de harmonização adicional usando algumas resistências de folha muito alta ro como nwell res., Ou similares. Se você usar um dispositivo de diodo ligado ao invés de resistores, a sua tensão de saída não será capaz de mover-se livremente em condições de giro como um dispositivo de diodo conectado dará origem ao nó de baixa impedância e vai prender a tensão de saída.

 

[caosl]

Se mos diodo conectado pode resolver o problema, existem muitas pessoas fazem desta forma. você pode usar res externo para regular a saída se coltage área resistor é o fator que mais restringe seu projeto.

 

[ee_cchac]

mu ..... eu sou fresca na LDO, mas tem alguma pergunta gostaria de perguntar: 1> a voltagem é 1.2V uspply .... como sobre a tensão de referência? 2> o Vo é 1V, então, assim, o Poder PMOS tamanho (PPMOS) ... vai ... By the way, como sobre a adição de um buffer de tensão entre AMP e PPMOS? E é a compensação da freqüência usando? Será que é possível adicionar mais atuais de abastecimento? Além disso, parece que é necessário prestar atenção ao carregar @ não menor largeest e .. o ganho pode ....... ..... que feliz ... para você. pena que eu realmente não deu qualquer sugestão ve + ......

 

[morix]

res externos e grandes res passiva pode não ser viável no meu caso. Becoz o objetivo final deste chip é implantar no corpo humano. É por isso que não res grandes passiva e nenhum componente externo pode ser usado. Eu definir a tensão de referência a ser em torno de 0.5V. a compensação freq é feito na saída do OP ea saída da LDO.

 

[arghpok]

Esses são os requisitos corretos da corrente de saída? Parece apenas como corrente quiescente. E se na verdade você está precisando tal corrente de saída baixa, o pólo parasitárias será um pé no saco para você se você quiser implementar este LDO sem ext-cap. Sobre os resistores. mmm, você tem verificado um feedback outras topologias? Gostaria de manter os resistores em chip, integrando-os com highres poly, e se você não vai contar com esta camada, a camada diffussion com técnicas de layout mais finas irá ajudá-lo a minimizar a área. Você pode fazer uma muito boa capfree LDO com uma área de layout 500x500 um.

 

[paley]

você pode criar uma referência de tensão de 1V e é muito fácil

 

[arghpok]

É diferente, pois as referências de tensão não são projetados para dar qualquer corrente a qualquer circuito (eles estão apenas a ser ligado a portas ttor é). Repito, para verificar suas especificações e, em seguida, postar uma resposta. Tenho certeza que não é a corrente de saída necessário.